|
실험과정 Pspice로 구현
[그림21-3]
steps
Vps,V
VL ,V
IL, A
Rc, Ω
RL,Ω
2, 3
10
5
50mA
100Ω
100Ω
4
Power Formula
Power, W
(a)PL = VL * IL
0.25w
(b)PL = VL^(2) / RL
0.25w
(c)PL =IL,^(2) * RL
0.25w
5
PT = Vps * IL
0.47w
[표21-2]
[그림21-4]
[그림21-4 Simulation]
[표21-2]
Rc
RL
Rc+RL
VL
PL
Pps
1000Ω
|
|
|
.77E-04
1225.31
fR+5000
15.14K
3.96
0.40
2.80E-04
1010.15
⑤ Discussion
이번 실험은 공진주파수를 찾아 주파수의 변화에 따른 회로의 전압값의 변화에 그에 따른 실효전류, 인피던스의 변화를 알아보는 실험이었다. 이론적인 공진 주파수는 이지만, 실험에
|
|
|
, LOUUS NASHELSKY 저
전자 회로 설계 - 연규호 저
http://blog.naver.com/earthshake/150029056492
전파 정류
전자 회로 - Robert L. Boylestad, LOUUS NASHELSKY 저
전자 회로 설계 - 연규호 저
http://blog.naver.com/earthshake/150029056694
|
|
|
4~12장까지의 실험
(1) Figure 3.5의 Y2 논리식, 회로도, 사진, 진리표.
논리식 = B\' ∙ ( A⊕ C ) + ( ( A ⊕ C ) ⊕ D ) ∙ B
2. Figure 3.5의 Y2의 little m notation.
F = ∑m(2,3,5,6,8,9,12,15)
3. Karnaugh map과 minimize논리식
4. Minimize된 회로
|
|
|
ULL): TTL/CMOS 논리회로의 입력파형으로 고정논리레벨을 갖는 파형을 인가할때 사용.
DC OFFSET(PULL): 출력신호에 양 또는 음의 DC 성분을 첨가할 수 있다.
OUTPUT: 주 출력이 출력 임피던스 50Ω으로 출력되는 BNC 단.
AMPLITUDE: 출력신호의 레벨을 0에서
|
|
|
회로가 정상작동함을 의미한다. 이로써 multisim 프로그램을 통해 간단한 회로를 구성하여 가상으로 사용해 볼 수 있었다. 2학년 1학기, 첫 전공 수업을 들으며, 과제들을 통해 여러 논리와 게이트들을 이해하고, multisim프로그램을 처음으로 이용
|
|
|
로 - Robert L. Boylestad, LOUUS NASHELSKY 저
http://blog.naver.com/dolicom/10084139379 (그림 참조)
출력, 전달 특성
전자 회로 - Robert L. Boylestad, LOUUS NASHELSKY 저
http://blog.naver.com/dolicom/10084139379 (그림 참조)
|
|
|
실험을 통하여 커패시터의 기능을 좀더 세부적으로 이해할 수 있었고 커페시터에 저항이 딸린 회로에 전압을 걸어주어 저항 및 커페시터에 걸리는 전압의 파형을 확인할 수 있었다. 커패시터, RL 회로의 과도 응답
1. 요 약
2. 실험 준
|
|
|
estad, LOUUS NASHELSKY 저
http://cafe.naver.com/whduddn0317
컬렉터 특성
전자 회로 - Robert L. Boylestad, LOUUS NASHELSKY 저
http://naotow1.tistory.com/23154
알파, 베타
전자 회로 - Robert L. Boylestad, LOUUS NASHELSKY 저
|
|
|
aver/100038196768
Electronic devices and Circuit theory 전자 회로
저항수치 읽는 법
http://blog.naver.com/ckmoo/140007543861
http://kr.blog.yahoo.com/jskccm/2477
Breadboard 사용법
http://pepsiman.tistory.com/122
|
|
메뉴펼치기
