|
산값은 2.958㏀이다.
의 측정값은 4.658㏀이고 의 계산값은 4.662㏀이며, 의 측정값은 1.796㏀이므로 의 계산값은 1.798㏀이다. 또 의 측정값은 3.231㏀이고 의 계산값은
3.265㏀이다. 의 측정값이 0.820㏀이므로 의 계산값은 0.834㏀이며, 의 측정값은 5.599
|
|
|
측정한다. 이것이 Rth이다.
테브난 등가전압은 원래 회로의 출력부분에 걸리는 전압이다. 테브난 등가전압을 계산할 때 전압 분배 법칙은 한 부분이 Vout이고 다른 부분이 Ground 라고 가정할때 매우 유용하다.
테브난 등가저항은 회로쪽을 바
|
|
|
Chapter 3. 결론 및 Discussion
1. 실제 측정 값과 이론 값에 대한 차이
임피던스의 측정 값과 이론 값이 차이가 크게 발생하였다.
오차가 30%에서 크게는 80%까지 발생하였다.
2. 오차가 발생한 원인은 무엇일까?
회로를 구성하는 부분에서 실수가
|
|
|
5. n-Bit 이진 가산기
6. 인코더, 디코더와 7-Segment Display
측정값, pspice값 datasheet 5. n-Bit 이진 가산기
6. 인코더, 디코더와 7-Segment Display
|
|
|
가까워지는 것을 볼 수 있다. 따라서 이 회로가 low-pass filter로 동작한다는 것을 알 수 있다.
주파수가 높아질수록 capacitor의 임피던스가 작아져서 전달 함수의 절대값이 줄어들고 이로 인해 이 회로는 주파수가 낮은 신호를 잘 통과시키고 높은
|
|
|
1
1
0100
0
0101
0
0110
1
0111
0
1000
0
1001
1
1010
X
1011
X
1100
X
1101
X
1110
X
1111
X
BA
DC
00
01
11
10
00
0
0
1
0
01
0
0
0
1
11
X
X
X
X
10
0
1
X
X
그림 8-6 3으로 나누어 떨어지는 BCD수에 대한 Karnaugh맵
맵으로부터 읽은 최소 SOP : X=AD+ABC+ABC
AD
ABC
ABC
회로도
표 8-5의 실험결과
3 =
|
|
|
K=Q가 되므로 실험순서3에서와 같이 값이 변하지 않고 초기값을 유지한다.
초기값이 SET이면 SET을 유지하고 RESET이면 RESET을 유지한다. 실험에 사용된 부품
실험 회로도
데이터 및 관찰내용
결과 및 결론
비고 및 고찰
평가 및 복습 문제
|
|
|
1 1 0
1 1 0
0
1
0
1
A0
1 1 1
1 1 1
0
1
1
0
A0
※첨부한 회로도는 PISPICE에서 아날로그 소자를 디지털소자로 대체한 회로도입니다.
실험 결과 : 2비트 비교기 (A≥B) 에 대한 결과 사진
1 0 1 1 => 0 0 1 0 1 => 1
0 0 0 0 => 1 1 1 1 1 => 1
결과 및 결론 : 이
|
|
|
X=0+A
⇒ X=0+A=A 으로 표현되고, 이는 부울대수
기본법칙 1. A+0=A를 나타낸다.
즉, 그림 7-1과 7-7의 회로는 등가이다. 실험 주제
실험에 사용된 부품
실험 회로도
데이터 및 관찰내용
결과 및 결론
비고 및 고찰
평가 및 복습 문제
|
|
|
다 연결 해야 하는데 연결을 하면서도 합선 이라던가, 잘못된 핀번호에 꽂기 등 몇가지의 이유로 실험의 결과값이 제대로 나오지 않아 다시 실험을 하게 되어 시간이 지체 되었다.
2진/Excess-3코드 변환 회로를 구성하는 과정에서는 C0를 접지에
|
|
메뉴펼치기
