|
실험 방법
4.1 옵셋 전압
1) 위와 같이 회로를 구성하고 연산 증폭기 출력 전압을 측정하여 입력 옵셋 전압을 구한다. 입력 옵셋 전압은 측정된 출력 전압을 전압 이득으로 나누어 다음과 같이 구할 수 있다.
2) 연산 증폭기를 바꾸어 실험 1)을
|
|
|
실험
① 연산 증폭기의 이득
위는 pspice 회로도이다.
왼쪽 그래프는 OFFSET을 3V, AMPL를 500mV 주었을 때의 시뮬레이션 결과이다. (실제 실험에서는 점진적으로 증가시키나 동작 성향을 파악하기 위해서 고정값을 설정하였다)
RR과 RF의 비가 1:1이므
|
|
|
실험
RC 회로
파형
R
C
A
1㏀
10㎌
B
1㏀
100㎌
C
10㏀
10㎌
D
10㏀
100㎌
예비레포트에서 예상한 대로 스위치를 저항선으로 옮기면 충전되어진 전압성분이 저항에서 소비되어지는 모습을 오실로스코프의 파형을 통해서 확인가능하다.
- 미적분 회로
&l
|
|
|
실험회로 4
1>
W
X
Y
Z
F
clock
0
0
0
0
0
0
1
0
0
1
0
0
0
1
1
1
1
0
0
0
1
0
1
0
1
1
0
0
1
1
1
bar { W }
2>
그림 4_1
F=( bar { W } + bar { X) } CDOT (Y CDOT Z)
= bar { W } CDOT Y CDOT Z+ bar { X } CDOT Y CDOT Z
그림 4_2
그림 4_3
부울대수 중에서 매우 중요한 법칙중의 하나인 드모르
|
|
|
실험 결과를 통해 알 수 있다.
2) RL=1MΩ 을 출력과 GND 사이에 연결
출력 전압을 1Vpp로 맞추기 위하여 입력 Vsin파를 Vamp 0.5로 하여 Vpp를 1[V]로 맞추고 주파수를 0.5Hz까지 낮추어 1Vpp의 출력 사인파가 나오게 회로를 구성하였다.
RL=1MΩ 을 출력과 GND
|
|
|
회로용
2. 실험절차 2에서, i와 v사이의 위상차는 얼마인가? 이론치와 실험치를 비교하라.
▲ i와 v사이의 위상차는 90°이다.
▲ 이론치와 실험치는 거의 차이를 보이지 않는다.
3. 실험절차 3에서, i의 이론치와 실험치를 비교하라.
▲ 이론치
▲
|
|
|
실험 및 실험결과
가. 회로 제작 과정 모습
나. 회로를 완성한 모습
다. Function Generator를 이용하여 TTL신호를 발생시킨다.
라. 7 segment의 숫자가 0～9까지 Counting되는 모습
Lamp test를 한 모습 →
(모두 불이 켜졌다.)
마. 7 Segment를 clear시킨 모습
74LS90
|
|
|
실험 절차 - PSpice 시뮬레이션
(1) PSpice를 이용하여 AM 수신기의 동작을 확인한다. <그림 4.3>
회로 구성
< 출력파형 >
5. 설계
(1) 규격 (제한조건)
안테나 입력 : AM송신기의 출력신호 이용
발진 주파수 : 500kHz ~ 1600kHz (수신 주파수)
안테나는
|
|
|
실험 회로 5
- 74LS08 AND gate와 74LS04 NOT gate로 구성된 NAND와 74LS00 NAND gate와 비교하여 실험하라
☞ 74LS08에서 AND되어 나온 출력을 다시 74LS04에서 NOT을하여 출력하여 NAND의 효과를 내는 회로이다.
☞ 입력이 (1,0)일때는 1이 (1,1)일때는 0이 나왔다. 이
|
|
|
즉 spike 형태의 파형이 된다.
Capacitor 양단의 전압 vC는 입력전압에서 vR을 뺀 것으로 이해할 수 있다. 특히 일 때 즉 일 때는, vC는 입력 구형파의 적분신호가 된다. 1. 실험 제목
2. 실험 목적
3. 실험 기구
4. 실험 방법
5. 관련 이론
|
|
메뉴펼치기
