|
회로 구성
< 시뮬레이션 결과 >
- 예비 실험에서 했던 실험과 같습니다. 7404는 Low에서 High로, High에서 Low로 변함에 따라 중간에 펄스신호의 상태가 변하는 것을 확인 할 수 있었고, 7414는 상태가 변하여도 출력 펄스가 깔끔하게 나오는 것을
|
|
|
<실험목적>
브릿지 정류기에서의 도통은 2개의 직렬 연결된 정류기가 교대로 도통되는 결과임을 확인한다.
입,출력 파형을 관찰하고 측정한다.
DC전압 출력과 리플에 대한 여파 회로의 효과를 측정한다. CH.9 브릿지 정류기 ( Bridge Rec
|
|
|
회로는 저항의 정확한 값을 측정하고자 할 때 응용할 수 있다.
Reference : -전기전자공학개론, Giorgio Rizzoni지음, Mc Graw Hill 출판
-회로이론, Hayt지음, 강철호 역, Mc Graw Hill 출판
-대학 물리학, 청문각 출판 1. 실험 목적
2. 실험 순서
3. 실
|
|
|
실험 26-2
아래 그림은 그림 26-2의 B급 증폭기이다.
이 모의실험에서는 먼저 바이어스 점 해석을 시작하라. 이 결과로부터 다음 질문에 답하라.
1. 전압원 VCC가 공급한 DC 입력전력은 얼마인가?
372.1㎽이다.
2. 어느 회로소자가 DC 전력을 가장 많
|
|
|
(1) <그림 20.2(a)> RL 직렬 회로 (R=1[k], L=10[mH])를 구성하고 신호 발생기로부터 발생된 정현파 신호 의 진폭을 5[V]로 고정하고, 주파수를 DC부터 증가시키면서 저항 양단에 걸리는 전압 의 크기 및 위상을 측정하라. 실험을 통해 얻은 3dB 주파수
|
|
|
실험 과정>
① 연산 증폭기의 이득
1. 왼쪽 회로를 구성한다. RF = RR 10kΩ로 구성한다. 두 개의 DC전원은 각각 9V, 정현파 발생기는 1kHz, 0V로 설정한다.
2. 출력 파형이 왜곡되는 바로 이전 상태까지 정현파 발생기의 출력 전압을 점진적으로 증가
|
|
|
DC sweep은 -Vcc에서 +Vcc까지)
Vout 은 모든지점에서 Saturation이 일어나 15V (vcc 범위)를 넘지 못한다.
3. 실험 결론
(b415039 김정섭)
이번 실험은 Op-Amp를 응용한 회로들을 실험하고 이 실험결과와 이론을 확인하는 실험이었다. 이상적인 Op-Amp에서의 특
|
|
|
회로실험 (인터비젼) 교재 외
Micro electronic Circuits SedraSmith (OXFORD), NAVER
(4) PSPICE를 이용한 시뮬레이션
실험 10. BJT의 이미터 바이어스 및 콜렉터 궤환 바이어스
(1) 결정
(2) 이미터 바이어스회로
(3) 콜렉터 궤환회로(=0)
(4) 콜렉터 궤환회로(가 존
|
|
|
실험 ③
저항값 (평균)
-0.425Ω
* 검토 및 토의 사항
내부 저항을 구하기 위해 좌측 회로에서 전압분배법칙에 따라 에 걸리는 전압 이다. 이 식을 내부저항 에 대하여 정리하면 가 되고 이 식을 통해 를 구하여 평균값을 구하니 평균 저항값이 -0.
|
|
|
회로를 이해하고 평활회로의 소자가 출력 전류 전압과 맥동(ripple)성분에 미치는
영향을 조사한다.
2. 실험 예비보고 사항
1)평활 회로의 목적 및 종류, 각각의 특성에 대해 조사하라.
·평활 회로의 목적
-현재 대부분의 전자기기는 DC전압을 필
|
|
메뉴펼치기
