|
회로 설계
회로설계를 위한 전압 전류 저항 값
사용되어진 저항
V
U
10V
5mA
2kΩ
560
4.7k
1.2k
470
회로 설계 후 측정한 전압, 전류, 저항값
V Applied
10V
1.99mA
1.984k
실험결론
이번실험은 직렬 및 병렬로 연결된 저항의 성질을 알아보는 실험으로 같은 저
|
|
|
제는 카운터가 정상적으로 동작하는가 검사하시오.(FF 4의 출력 = 10 분주).
실험 방법
CLK에 79번 pin을 assign하고 output은 외부출력 bank의 pin과 LED 및 segment가 동일임으로 그대로 사용한다. 단 OSC의 입력단자를 bank에 꽂아서 사용한다. 우선 위 회로
|
|
|
경우 (100배정도) 이미터전류는 트랜지스터의 β 에 영향을 받지 않고 트랜지스터를 바꿀 경우더라도 콜렉터 전류와 콜렉터 이미터간의 전압 또한 크게 변화가 없을 것인데 이러한 실험을 하지 않고 단순히 회로만 꾸며보고 살펴보았기 때문에
|
|
|
회로 책을 참고하니 이 증가함으로써 순방향으로 바이어스된 다이오드를 통한 전류 도 증가하고 이에 따라 다이오드의 전압 도 약간 증가해서() 정확히 잘리는 파형이 나오지 않는다는 것을 알 수 있었다.
2.2 파형 정형 회로
2.2.1 실험 회로도
|
|
|
것도 바람직하다. 또한, 비교대상을 9.8이 아닌 실험장소의 위도에 맞는 중력가속도 값과 비교하는 것이 조금이나마 더 오차를 줄이는 방법이 될 것으로 보인다.
3. 참고문헌
- 건국대 물리학과, 2003년, 일반물리학 실험, 북스 힐, 63~68p
|
|
|
렬회로의 주파수 특성을 그래프로 나타내면 <그림 13-2(b), (c)>와 같게 된다. 이로부터 RLC 병렬회로가 일종의 대역저지필터인 것을 알 수 있다.
4. 실험 진행 및 예상
1. [대역통과필터 및 대역저지필터 실험]
(1) <그림 13-3>의 (a)와 (b) 회로
|
|
|
저항을 쓰는 바 람에 정확한 1:2:3의 수치가 나오지 않았다. 정확한 수치를 재려면 어떠한 저항값 A 를 기준으로 한 다음에 2배했을 때 가장 유사한 저항값을 사용하면 된다.
실험 고찰
1. 회로의 임의의 접합점에서 유입전류와 유출전류 사이의
|
|
|
실험에서 RC, RL 회로의 직렬 연결에서 커패시터와 인덕터의 변화와 주파수의 변화의 따라 진폭감소량과 위상이 어떻게 변하는지에 대해서 잘 알 수 있는 실험이었다. 이번 실험은 대체로 쉬운 실험이어서 빨리 끝날 수 있는 실험을 실수를 하
|
|
|
회로
Z=R+L, , 이므로 이 식들에 크기를 대입하면 L값을 구할 수 있습니다. 위의 식으로 구한 인덕터의 값은 으로 페이저 영역으로 바뀐 것 이므로 다시 바꿔줘야 합니다.
실험
(1) <그림 18.1(a)>의 회로 (R=1 [k], C=0.01 [uF])를 구성하고 함수 발생
|
|
|
매우 근사한 값이다.
VCD의 측정값은 3.36V였는데, 이는 시뮬래이션을 통한 이론값 3.333V와 매우 근사한 값이다.
따라서 무부하 전압분할 회로에서 각 저항에 걸리는 전압 V는
Vn = V × (R1 / RT)
로 나타낼 수 있으며, 이를 실험적으로 입증하였다.
과
|
|
메뉴펼치기
