|
회로는 MOD-10카운터로 동작한다. 또한 처음 플립플롭의 입력 클럭 값이 각각의 CLK로 들어가는 것이 아니라 처음 플립플롭의 결과 값이 다음 플립플롭의 CLK로 들어가는 것이기 때문에 비동기식이다.
(8) 실험 2의 회로를 변경하여 Mod-8의 회로를
|
|
|
1.목적
능동 부하를 가진 bjt 차동 증폭기의 전압 이득과 출력 저항을 실험을 통해 구한다.
2.예비지식
회로에서, 트랜지스터 Q1과 Q2가 차동쌍을 형성하며, 이들 트랜지스터는 정전류 IEE로 바이어스 된다. 부하 회로는 전류 미러 형태로
|
|
|
0 volt 전압원과 스위치 사이에 1 kΩ의 저항을 삽입하여 실험할 것).
[표 11-1]
RL 회로
시정수(sec)
비고
R
L
이론값
측정값
1kΩ
10mH
0.00001
* 시정수 [sec]
(2) <그림 11-3>와 같이 회로를 연결하고 교류 전압원의 주파수를 로 한 후 및 값 (실효치 값)을
|
|
|
7E-04
1225.31
fR+5000
15.14K
3.96
0.40
2.80E-04
1010.15
⑤ Discussion
이번 실험은 공진주파수를 찾아 주파수의 변화에 따른 회로의 전압값의 변화에 그에 따른 실효전류, 인피던스의 변화를 알아보는 실험이었다. 이론적인 공진 주파수는 이지만, 실험에서
|
|
|
회로에서 전체 전류가 갑자기 감소하였다. 그 원인을 쓰시오.
①저항기 중에 (개방, 단락) 된 저항기가 존재한다.
②인가된 전압이 (증가, 감소) 하였다.
③병렬 합성 저항값이 (증가, 감소) 하였다.
12. 실험 후 배운 점과 느낀 점을 쓰시오.
- 이
|
|
|
재생 회로의 출력 파형을 보면서, 입력된 전압 값이 음수로 떨어진 것을 양수 범위로 올려주는 역할을 한다는 것을 확인할 수 있었습니다.
세 번째로 배전압 정류회로를 구성하여 입력, 출력 파형을 얻는 실험에서는, 실험을 했을 때의 출력
|
|
|
회로와 비슷하게 나옴을 예상할 수 있었다. 그리고 우리조는 실험중 바이패스 캐패시터만 제거하여 실험을 하였는데 바이패스 캐패시터를 제거하였을 경우 전압이득이 정상회로에 비해 무척이나 감소함을 알 수 있었다.
실험 22장에 대한 복
|
|
|
실험과 마찬가지로 예상했던 결과와는 약간 차이가 있었음을 알 수 있다. MOSFET의 특성상 열에 약해서인지 예상했던 결과에서 약간 벗어난 측정 결과를 얻은 것 같다.
2.3 소스 접지 증폭기
2.3.1 실험 회로도
PSPICE 회로도
브레드 보드 구성
2.3.2
|
|
|
린 접선의 기울기와 같기 때문에, 특성 곡선의 방정식인 쇼클리 방정식을 미분하면 이 된다.
따라서
PSpice 모의실험 25-1
모의실험에서 사용할 Pspice회로는 그림 25-1과 같은 것으로 우리는 이 증폭기의 주파수 응답을 구하고자 한다. 부하가 연
|
|
|
실험1]
부품값
0.1kΩ
0.5kΩ
1kΩ
5kΩ
6kΩ
10kΩ
그림(a)
0.1uF
0.5uF
그림(b)
1mH
10mH
[실험2]
부품값
0.1kΩ
0.5kΩ
1kΩ
5kΩ
6kΩ
10kΩ
그림(a)
0.1uF
0.5uF
그림(b)
1mH
10mH
5.참고자료 :
Pspoce와 함께하는 기초전자전기공학실험 (홍순관외 3명, 홍릉과학출판사)
-
|
|
메뉴펼치기
