|
회로 구현의 어려움
- 이상적인 회로는 저항기를 제외한 나머지의 저항은 0이기 때문에 저항기 외에서의 전압강하는 일어나지 않는다. 또한 이상적인 실험환경에서는 온도나 습도 등의 요소들도 배제한다. 하지만 현실적으로 이것은 불가능
|
|
|
실험은 직접적인 회로구성이 없었고, 계산값, 이론값으로만 이루어져서, 큰 어려움없이, 오차없이 진행되었다. 그 전에 사용하던 시뮬레이션 프로그램이 바뀌면서, 다른점을 접하게 되었으며, 약간은 달라진 방법이었지만, 사용함에 있어서
|
|
|
정류회로를 Spice로 구성하고 입력 주기함수가 8V, 60Hz에 대해 DC 출력 전압을 구하시오. 예상한 결과를 얻는지 검토하시오.
=>
시뮬레이션의 결과 로,
약 1.1V의 오차가 발생하였다. 1. 실험 목적
2. 이론
3. 실험기기 및 부품
4. 예비실험
|
|
|
DC 파워 서플라이, 디지털 멀티미터, 오실로스코프, 함수 발생기, 2N7000(NMOS) 4개, FQP17P10(PMOS) 2개, 브레드 보드, 전선, 저항 200kohm 1개 등.
2. 실험 결론 및 분석●고찰
(6) 능동 부하 차동 증폭 회로를 구성하고, 공통 모드 전압 이득을 구한다.
|
|
|
2V/V 이상의 전압 이득을 갖는 차동 증폭 회로를 설계하시오.
- 실험을 시작하기 앞서서 사용할 저항들의 실제 측정값들을 멀티미터를 통해서 측정해보았다.
그 모습은 다음과 같았다. 1. 실험 과정 및 결과
2. 실험 결론 및 분석●고찰
|
|
|
회로이론실험」; 출판사-두양사, 저자-이준신, 윤석호, 박기헌 공저
- http://www.terms.co.kr/signal.htm
- http://wapedia.mobi/ko/; ‘단위 계단함수’
- 구글 검색; ‘정현파’, ‘지수 함수 신호’, ‘델타 함수’ 1. 실험목적
2. 실험이론
3. 실험장비
|
|
|
data after: 1750us >
<run to time: 2000us ,start saving data after: 1750us ,maximum step size: 300ns>
<run to time: 2000us ,start saving data after: 1750us ,maximum step size: 30ns> 과제A: Bias Point Analysis
과제B : DC sweep
과제C : AC sweep
과제 D: Time Domain(Transient) A
|
|
|
신호도 미약하고 노이즈가 많이 섞여있기 때문에, 잡음과 DC성분을 제거해주는 HPF필터와 LPF필터, 그리고 미약한 신호를 증폭시켜줄 Opamp를 이용한 증폭기를 사용하였다. 1. 실험목적
2. 실험결과
3. 고 찰
4. 느낀 점 및 잘못된 점
|
|
|
실험이나 측정에 있어서 기본파형 입니다.
FREQUENCY
이 노브는 RANGE 노브와 조합되어 사용되는데 출력파의 주파수의 유효 숫자 범위로 보면 됩니다. 범위는 1∼10까지로 되어있는데 예를 들어 이 노브가 3을 가르키고 RANGE 노브가 ×10을 가리킨다
|
|
|
작게 한 후 증폭기의 신호입력에 연결하고 각단의 출력을 측정한 결과, 이론과 일치하는 증폭된 파형이 출력되었고, 각단의 DC 바이어스 + 사인파 의 형태로 출력되었다. 1. 주제 및 실험 관련사항
2. 전체 회로도
3. 각단 해석
4. 결론
|
|
메뉴펼치기
