|
실험 결과
R2를 100[kΩ]로 설정하고 입력을 2VPP, 1KHZ를 인가하였을 때, 출력 값 보니 입력파형은 정현파이지만 출력파형은 구형파로 나타났다. 이는 주파수를 일정수준으로 높게 인가해 주었을 때 power supply의 인가 직류전압 DC ±12V가 회로 내에
|
|
|
회로로 정류하여 DC로 만들었을때 고정된 DC 전압이 나오는 것이 아니다. 입력되는 AC 전압에따라 출력되는 DC 전압이 변한다. 이런것을 방지하기위해 전압을 안정화 시켜야 할때 사용되는 것이 제너다이오드가 들어있는 정전압IC이다. 또 제너
|
|
|
실험에서 시정수(time constant)는 무엇에 의해 결정되나?
▶ [그림 1-8]의 회로에서 C의 양단에 걸리는 전압을 라고 하면 아래와 같은 식을 KCL로부터 얻을 수 있다.
이 식을 정리하면 이다.
이 때 을 만족하는 solution 와 을 만족하는 solution 라고 하면
|
|
|
DC 바이어스 및 동작점
바이어스 회로
DC 부하선
포화로 구동된 트랜지스터
차단으로 구동된 트랜지스터
포화와 차단으로 구동된 트랜지스터
베이스 바이어스 동작점
베이스 바이어스
베이스 바이어스 실험
트랜지스터
|
|
|
물리학의 기본 원리와 실험적 접근 방식을 동시에 익히는 기회를 제공한다. 1. 1주차 전기장 및 전기 퍼텐셜의 이해
2. 2주차 축전기 원리와 전기용량 측정
3. 3주차 비저항 측정 및 전기 회로 실험
4. 4주차 전류 저울을 통한 전류 측정
|
|
|
났다.
3. 실험 절차
(1) 그림 10.1의 회로에서 시뮬레이션 (2)를 실험으로 수행하라.
-2.3V
0V
2.3V
5V
7V
⇒ Positive 단자에 들어가는 정현파는 계속 진동하기 때문에 Negative단자에 들어가는 DC전압보다 높거나 낮아질 수 있다. 각자 정현파의 크기가 DC전
|
|
|
생각하는가? 잘 안되었다면 그 이유는 무엇이라고 생각하는가? 설계실습 계획서는 잘 작성되었다고 생각하는가? 계획서에서 자신이 설계한 회로, 또는 방법이 틀렸다면 왜 틀렸다고 생각하는가? 무엇을 배웠고, 무엇을 느꼈는가?
|
|
|
실험에 사용한 각 저항들의 경우 본래 이론치보다 1~5% 정도 차이가 났는데, 이 때 발생하는 오차들은 직접 멀티미터로 저항값을 측정하여 최소화 할 수 있었다.
또한 회로를 만드는 과정에서 도선이나, 빵 판 내부의 저항과 캐패시턴스, 인덕
|
|
|
회로의 경우에는 외부 코일이 1차 코일이므로 일차적 전력 손실이 외부 코일에서 일어나 일차적 전력 손실이 내부 코일에서 일어나는 승압회로와 비교했을 때 더욱 큰 손실이다.
4.왜 이 실험에서는 직류(DC)전압 대신 교류(AC)전압을 사용했을
|
|
|
실험이었다. 그냥 그 크기 비교만을 하는 것이 아니라 큰 신호를 출력시켜 줄 수 있는 회로는 기본적인 Comparator의 입력을 간단히 feedback 시키는 것 만으로 가능했던 사실이 매우 흥미로웠다. 이제 점점 의용전자2시간의 진도와 차이가 많이 나
|
|
메뉴펼치기
