|
플립-플롭(Flip-Flop) vs. 래치(Latch)
플립플롭과 래치는 두개의 안정된 상태 중 하나를 가지는 1비트 기억소자
플립-플롭
클럭신호가 Rising 할 때만 출력값이 변함.
Edge-triggered 방식으로 동작
래치
Enable 제어신호가 ‘1’인 동안에 SR입력이 변
|
- 페이지 18페이지
- 가격 2,000원
- 등록일 2014.01.15
- 파일종류 피피티(ppt)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
el_read <= ~DUT_sel_read;
end
end
sram_mosaic Sram_write(
.addr(addr_write),
.clk(clk),
.din(D_out),
.dout(),
.we(we_write)
);
sram_mosaic Sram_read(
.addr(addr_read),
.clk(clk),
.din(),
.dout(D_in),
.we(we_read)
);
endmodule
Test Bench
module TB_SramReadTest();
parameter
addr_width = 18,
|
- 페이지 28페이지
- 가격 3,300원
- 등록일 2013.05.16
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
와 K는 SR 플리플롭의 S와 R에 해당
J = K = 1일 때 Q\'(t)를 출력
4) D 플리플롭
한 개의 입력을 가짐
D = 0이면 출력은 0, D = 1이면 출력은 1로 변화
단일 비트 저장용으로 유용함
5) T플리플롭
JK 플리플롭의 JK를 하나로 묶어서 T로 표시
T=0 이면
|
- 페이지 2페이지
- 가격 1,000원
- 등록일 2012.03.13
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
EXPERIMENT 1 Basic Gates
1. 실험 목적
⑴ AND, OR, NOT, NAND, NOR, XOR 게이트를 이용하여 각각의 입력 값을 넣었을 때, 출력되는 값이 어떻게 달라지는지 실습한다.
⑵ AND, OR, NOT 게이트를 서로 범용하여 연결하면 어떤 결과가 얻어지는지 실험을 통하여
|
- 페이지 9페이지
- 가격 1,000원
- 등록일 2011.09.11
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
논리수준 시뮬레이션
Ⅳ. 회로 시뮬레이션(SPICE)
Ⅴ. 컨테이너 터미널의 객체지향 시뮬레이션
1. 시스템 분석
2. 객체지향 시뮬레이션 방법
Ⅵ. 선박조종 시뮬레이션
1. 선박조종 시뮬레이션의 개념
2. 선박조종 컴퓨터시뮬레이션의 오
|
- 페이지 14페이지
- 가격 6,500원
- 등록일 2011.04.05
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
ors that are a good test for the priority function it performs.
library IEEE;
use IEEE.std_logc_1164.all;
entity priority is
port(D: in std_logic_vector(3 downto 0);
A : out std_logic_vector(1 downto 0);
V : out std_logic);
end priority;
architecture structural of priority is
begin
V <= \'0\' whe
|
- 페이지 5페이지
- 가격 800원
- 등록일 2007.07.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
is given in Figure 3-35. Find the Boolean function for each of the outputs. Describe the circuit function carefully.
sol) [M.Morris MANO] 디지털 논리와 컴퓨터 설계 3장 연습문제
Logic and computer design fundamentals
3단원 연습문제입니다.
2번 6번 10번 14번 18번 22번 26번
|
- 페이지 6페이지
- 가격 1,300원
- 등록일 2007.07.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
between all full adders by demonstrating that a 0 and a 1 can be propagated from C0 to C4.
Sol>
A
0
1
0
1
0
1
0
1
B
0
1
0
1
C0
S
0
1
2
1
2
3 [M.Morris MANO] 디지털 논리와 컴퓨터 설계 5장 연습문제
Logic and computer design fundamentals
5단원
2 6 10 14 18 22 26 번
연습문제입니다
|
- 페이지 4페이지
- 가격 1,000원
- 등록일 2007.07.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
td_logic;
Q : out std_logic
);
end component;
signal D_in, c, Q_out : std_logic_vector (3 downto 0)
begin
C(0) <= EN;
C(1) <= C(0) and Q_out(0);
C(2) <= C(1) and Q_out(1);
C(3) <= C(2) and Q_out(2);
CO <= C(3) and Q_out(3);
D_in(0) <= C(0) xor Q_out(0);
D_in(1) <= C(1) xor Q_out
|
- 페이지 4페이지
- 가격 1,000원
- 등록일 2007.07.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
되도록 충전하고, 이후에는 스위치가 열려서 일정한 전압이 유지되면서 이 전압이 버퍼를 통하여 비교기로 입력되어 변환이 수행된다.
< 참고문헌 >
- DigitalDesign, J.F.Wakerly 저, PrenticeHall, 2006 < 목 적 >
< 질문사항 >
< 참고문헌 >
|
- 페이지 4페이지
- 가격 2,300원
- 등록일 2012.03.11
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|