|
회로 구성을 바꾸어서 어떤 상황 아래에서만 빨리 동작하도록 만들었기 때문이다. 말하자면 메인보드에 캐시메모리를 사용하는 것과 동일하다.
RDRAM(Rambus DRAM) RDRAM은 램버스사에서 개발한 새로운 형태의 DRAM으로서 1바이트당 2ns의 빠른 버스
|
|
|
논리식 X=D*(1+BorC) => X=D*(1) =>X=D 가 된다.
2.NOR게이트들만 사용하여 그림 8-4의 등가회로를 그려라.
드모르간의정리 X+Y=X*Y 와 X+X=X 를 이용하면 등가회로를 그릴수 있다.
3.BCD 무효 코드 검출기에 대한 진리표(표 8-2)에서 A입력이 사용 되었지만
|
|
|
브레드보드에 회로를 구성할 때 배선이나 선 색에 따른 시각적 모습 등 바쁜 마음에 완성도가 아직 많이 부족해서 더 노력해야할 것 같다. 디지털 공학 실험
8장 순차논리회로 설계 및 구현(2)
결 과 보 고 서
1. 결과
2. 검토 및 고찰
|
|
|
회로와 다르게 배선을 하였거나 LED를 이용한 출력을 확인할 때 높은 저항을 써서 출력을 제대로 확인 못해서 확인하는데 시간이 많이 걸렸다. 또 회로구성은 잘 디지털 공학 실험
7장 순차논리회로 설계 및 구현(1)
결 과 보 고 서
1.
|
|
|
구상 회의
11월 29일 : 디지털회로 설계 및 부품 선정
12월 2일 : 회로 배선 및 제작, 작동 확인
12월 3일 : 최종 점검 및 보완
12월 7일 : 텀 프로젝트 발표 목차
1. 주제선정동기
2. 주제소개
3. 진리표
4. 하드웨어
5. 진행계획
6. Q&A
|
|
|
논리프로브에 LOW가 인가되어 최종적으로 LOW LED가 켜지게 됩니다.
9.결함 회로 : 5번핀 개방
5번핀에 연결된 선을 제거하여 결함을 발생시킨 후 입력 3번핀을 접지에 접촉시킨 후 출력을 다음과 같이 변경하며 각각의 논리레벨을 측정하면 3번
|
|
|
3 분배법칙
a) (A+B)(A+C)=A+BC
b) AB+AC=A(B+C)
정리 4 a) A0=0
b) A+0=A
정리 5 a) A1=A
b) A+1=1
정리 6 a)
b)
정리 7 a) AA=A
b) A+A=A
정리 8 a) A(A+B)=A
b) A+AB=A
정리 9 학 습 지 도 안
◎ 디지털 논리회로
Ⅰ. 기본 논리 게이트(Logic Gate)
Ⅱ. 부울대수(Boolean Algebra)
|
|
|
논리적인 조합에 의해서만 결정됩니다.
메모리(기억 소자)가 없습니다.
시간적인 개념(순서)이 중요하지 않습니다. 1. 서론: 디지털 논리 회로의 중요성
2. 본론
1. 조합 논리 회로(Combinational Logic Circuit)의 개념 및 특징
|
|
|
0;b=4\'b0000;
end
endmodule
#HW3
Complete the 4to1 mux and simulate it using testbench. Report must include your own explanation.
→ Input : 4bit [3:0]D, 2bit [1:0]S Output: 1bit Y
module MUX4to1(
input [3:0]d,
input [1:0]s,
output y
);
assign
y = d[0]&(~s[1]&~s[0])|
d[1]&(~s[1]& s[0])|
d[2]&( s[1]
|
|
|
6000
0
0
1
1
0
0
0
0
1
0
1
0ns(Default) : HG, LR, PR
Circuit 시작 시
Highway = Green.Local Road= Red.Pedestrian = Red
40ns ~ 900ns : HG, LR, PR
40ns에 reset, reset은 100ns까지 유지됨.
traffic light은 계속 초기 상태를 유지하며 100ns까지 count는 초기화된다. 100ns에서 reset이 off 된 후
|
|
메뉴펼치기
