|
논리회로를 구현하지 않는가?
문제는 D-flipflop과 같은 플립플롭과 같은 기능을 수행할 수 있는 메모리로 논리회로를 구현하지 않는가이다. 그 이유는 메모리의 입력과 출력의 수는 제한되어 있기 때문이다. 만약 512M Ram이 있다고 하면 28, 입력
|
|
|
논리회로 구성을 하는 실험이었습니다. 이번 실험은 4주차 실험인 ‘논리 게이트 및 부울 함수의 구현’을 참고해야 할 부분이 많은 실험이었는데, 특히 실험의 회로에서 XOR 게이트, AND 게이트, OR 게이트, NOT 게이트를 사용할 때 4주차 실험에
|
|
|
플립플롭이란?
출력이 “0” 또는 “1”의 두개의 안정된 상태를 가지는 쌍 안정 멀티 바이브레이터(M/V)라고도 한다.
두 개의 출력은 반드시 보수관계에 있어야 한다.
순서논리회로의 기본이 되며 정보를 기억할 수 있다.
기억장치, 계수기,
|
|
|
(cf) OR게이트 : ①NPN 대신 PNP를 연결 ②스위치를 병렬연결
- 컴퓨터 프로그래밍에 응용(&연산자 사용)
3)기호
‘A and B\' = ‘A ∧ B\'(수리 논리학) = ‘A·B\'(불대수)= AB(집합론)
4)연산 법칙
- 항등원 : A·1=A=1·A, A+0=A=0+A
- 교환법칙 : A·B=B·A, A+B=B+A, AB
|
|
|
? 우선 4비트 동기식 카운터는 4개의 비트를 이용해 0000부터 1111까지 차례로 올라가거나 내려가거나를 반복하는 동작을 한다. 동기식이므로 클락 펄스를 가해져서 에지 트리거 일 때 상태가 변하도록 하였고 10진수로 표현했을 때 0부터 15까지
|
|
|
가. 동기식 카운터(Synchronous Counter)
1) T 플립플롭을 이용한 동기식 카운터
동기식 카운터는 모든 플립플롭의 클럭 입력에 공통의 클럭 신호가 연결되기 때문에 의 지연 후에 플립플롭의 모든 출력이 동시에 변한다. 따라서 시간 지연이 매우
|
|
|
회로이다. 한 신호가 이 회로를 다른 안정된 상태로 변화시킬 때까지 이 회로는 안정된 상태를 유지하게 되고, 신호가 소거된 후에는 다른 안정된 상태로 남게 된다. 마찬가지 방법에서, 두 번째 신호는 이 회로를 다른 안정된 상태에서 원래
|
|
|
회로가 네 개의 FF으로 된 레지스터로 되어 있다. 초기에 2진수 N
(0000 ≤ N ≤ 1001)이 FF에 저장되어 있다. 회로의 단일 펄스 입력이 인가된 후 레지스터는 N+1001로 되어야 한다. 바꾸어 말하면 순차회로는 4비트 레지스터의 내용에 5를 더하는 기
|
|
|
급 PC 한 대
FPGA package 1개
Logic tester
4. 실험과정
1. NAND gate를 이용한 다음 회로를 programming하면, 이 회로에서 data 신호가 control 신호에 의해 제어되는 과정을 관찰할 수 있다. 다음 회로를 구성하고, 표에 결과 값을 기입하라.
표7-1
control signal
input
|
|
|
회로가 스스로 재트리거된다. 두 저항 와 가 적용된다. 타이 밍 캐패시터는 와 를 통하여 2/3 Vcc까지 충전되고, 를 통하여 1/3 Vcc까지 방전을 하고, 여기서 회로는 재트리거 된다. 충전시간 (출력은 높은 값)은 식 5-4에 의 해 주어진다. (여기서 R
|
|
메뉴펼치기
