|
있다.
ADC 노이즈 저감 기법
일반적으로 고주파 클럭으로 동작하는 디지털 회로와 함께 아나로그 회로가 함께 있는 경우
아나로그 측정 정밀도를 떨어뜨린다. 이 경우 다음과 같은 몇 가지 기법을 사용하면 노이즈
영향을 줄일 수 있다.
1. 아
|
|
|
디지털 회로 실험 / 출판사-진영사 / 저자-박건작외 3명
② 책이름디지털 전자회로 / 출판사-신화전산기획 / 저자-임광빈
③ 책이름집적회로 / 출판사-성학당 / 저자-이영준
④ 웹싸이트 - http://princess.kongju.ac.kr/
4. WINCUPL 설계 및 결과
1)전가산기
|
|
|
디지털 회로에서 시간 지연을 감소시키면 데이터 처리속도가 빨라지는 것을 알게 되었다.
이번 실험에 사용된 IC칩이 active low형식이라서 처음에는 형식을 잘못알고 값이 재대로 나오지 않아 회로가 잘못 연결 된 줄 알고 계속 다른 부분을 손
|
|
|
(1) Fundamentals of Digital Logic with VHDL Design second edition, Stephen Brown, 2005
(2) http://cafe.naver.com/carroty.cafe
(3) http://blog.naver.com/nowcafe?Redirect=Log&logNo=20016488913 1. 제목
2. 개요
3. 이론
4. 설계과정
5. VHDL Code
6. 결과 및 분석
7. 토의사항
8. 참고문헌
|
|
|
설계실습 3. Switching Mode Power Supply (SMPS)
(1) PWM 제어 회로.
Pulse Width Modulation 이란 위의 그림과 같이 어떤 임의의 아날로그 파형(그림에서는 사인파)을 톱니파형을 통해서 아래의 0과 1로 이루어진 디지털 파형으로 바꾸는 것을 뜻한다.
- 위의
|
|
|
방송통신대학교, 2007
홍성욱(2009), 네트워크 혁명, 그 열림과 닫힘, 들녘
김종현(2011) 컴퓨터구조론. 동일출판사 1. 네트워크를 구성하는 시스템을 구분하는 기준은 물리적 기준과 논리적 기준으로 분류할 수 있다. 이 중, 물리적 기준에 따
|
|
|
IGH일 때 HIGH 출력을 갖는다. 그러나 음의 논리에서는 A, B 두 입력 중 어느 하나만 LOW여도 출력이 LOW가 되므로 이 게이트는 OR 게이트가 된다. 두 게이트에 대해 전기적 신호는 동일하나 논리의 정의에는 차이가 있는 것이다. 액티브-LOW 신호를
|
|
|
디지털 시대를 이끌고 있는 것은 산업논리다. 디지털화에 따른 제반 비용을 지불해야 하는 일반 시청자에 대한 정책적 배려가 별로 없다는 것이다. 디지털기술로 미디어 융합이 일반화된다고 해도 변할 수 없는 방송규제의 목표는 ‘시청자
|
|
|
2) 위성방송사업자와의 관계
3) 지상파방송사업자와의 관계
Ⅶ. DMB도입 정책논리 비판
1. 국가주도적 도입정책의 문제
2. 도입논리의 취약성 문제
3. 공급 위주의 도입정책 문제
Ⅷ. 방송위원회의 역할과 임무
Ⅸ. 결론
참고문헌
|
|
|
<555 Timer와 논리 게이트를 이용한 회로도>
<A, B입력과 출력 파형>
|
|
메뉴펼치기
