|
1 bit full adder, adder_package, 4 bit full adder 이다. 1 bit full adder는 주어진 truth table에 따라 계산하여 1차 과제 때처럼 설계하면 되었다. 이번 과제에서는 package를 사용하였는데 이 것은 c 언어에서 함수를 사용하는 것과 매우 비슷하다고 느꼈다. 자주
|
|
|
설계하고, 시뮬레이션을 한다.
1. Max+Plus II 소프트웨어를 열고, 프로젝트명을 adder4로 명명한다.
2. 새로운 그래픽 편집기 파일을 열고, 그림 8과 같은 회로를 구성한다. 입력 버스(Bus)
인 A[3..0]와 B[3..0]는 각각 4개의 비트인 Bit3, Bit2, Bit1, Bit0를 나
|
|
|
실험내용
1. Multisim software 설치\
2. 1bit Full Adder 회로의 동작을 이용하여 확인.
- 준비된 진리표와 일치하는지 확인
- 결과 화면 캡쳐
3. 4Bit Adder-Subtractor회로 설계 : 참고문헌 참조
- Binary Full Adder 이용
S=0 : Adder 기능
S=1 : Subtractor
|
|
|
1. Carry-Save Number Representation 3
2. An Outline of Adder 3
2.1 Ripple Carry Adder 3
2.2 CLA (Carry Look Ahead Adder) 4
2.3 CSA (Carry Select Adder) 5
3. An Outline of CSA 6
4. A Specific Logic Design 7
4.1 Full Adder of 1 bit 7
|
|
|
4∼A1과 B4∼B1을 클릭하여 각각 A와 B에 0∼9 값을 입력하면서 출력 K5와 Z4∼Z1에 BCD 수로 결과가 출력되는지 확인하라.
그림 8에는 가산기 기능을 수행하는 TTL 종류를 나타내었다.
7480
7482
7483
74183
74283
74385
Gated Full Adder
2-Bit Binary Full Adder
4-B
|
|
 |
회로도는 www.lancos.com에서 쉽게 구할 수 있고 설명이 되어 있어 쉽게 했다.
7) 테스트시에 밧데리 소모가 많은데 비해 충전기가 없어서 충전 못함.
밧데리를 연결 한 결과 1분도 안되어서 다 방전 되었다.
충전을 해야 하는데 인터넷을 뒤졌으나
|
|
|
4(dB) : 에러 개수 15
<그림4-9. Eb/No 4(dB)의 BER/에러 개수>
Eb/No값이 늘어남에 따라 BER와 에러 개수가 감소하는 것을 볼 수 있다.
4장. 3절 하드웨어 설계
4장. 3절. 1 Verilog encoder
<표4-1. Verilog encoder>
module hamm_enc(in,out,reset);
input [7:0] in;
output [11
|
|
|
1999
[2] 류준규, IMT-2000용 Fractional-N PLL 모듈 설계 및 제작, 충남대학교 석사학위논문, 2001
[3] 지충호, DDS/PLL Hybrid 광대역 주파수 합성기 설계 및 제작, 충남대학교 석사학위논문, 2005
[4] 이기정, 직접디지털 합성기를 이용한 PLL 모듈 설계 및 제작,
|
|
|
1] KETI 주간전자정보 “ 유기EL개발 동향과 향후전망 ”2000
[2] 중소기업청 해외벤처넷 http://global.smba.go.kr/market/analysis/tech
[3] (주)엘리아테크 유기EL Researcher http://www.eliatech.com/
[4] C.Adachi, H.Tokailin, H.Higashi and T.Kusumoto : Appl.Phys Leftt.,60, 1220(1992)
[5] J
|
|
|
1. H.263 알고리즘
Ⅳ-2. 비트율 제어
Ⅳ-2. 영상압축에 대한 기본적인 이론
Ⅴ. 화상채팅
Ⅴ-1. 화상채팅 응용분야
Ⅴ-2. 화상채팅 프로그램 설계
Ⅴ-3. 주요코드분석
Ⅴ-4. 실행화면
Ⅵ. 結
|
|
 |
설계를 진행할 때 Read의 오차를 해결하지 못했었는데, 앞선 방법을 사용하며 Sense Amplifier를 추가하는 등 회로를 점진적으로 수정한 결과 원하는 파형을 얻을 수 있었습니다.
네 번째로 컴퓨터구조 프로젝트에서 Verilog를 이용해 16bit CPU와 SRAM
|
|
 |
웹 마스터라기 보다는 팀조직으로 구성된 웹마스터의 일원이라고 할 수 있습니다. 이렇게 이런 자격증 및 프로그램을 다룰 줄 압니다. 1. 성장배경
2. 성격의 장점 및 보완점
3. 외국어 능력
4. 생활신조
5. 생활사항
6. 경력사항
....
|
|
 |
12.09.06
강원대학교
제 5회 캡스톤 디자인 경진대회
경진대회 입상 내역
수 상 명
수상 시기
수상 기관
수상 내역
한국산업기술 진흥원장상
2012.11.22
한국산업기술진흥원
전국 창의적 종합설계 경진대회
경진대회 입상 내역
수 상 명
수상 시기
|
|
 |
설계분야의 매력을 느끼게 되었고 설계연구실에 가입하여 활동하게 되었습니다. 연구실에서도 소극적으로 공부하지 않고 실원들과 함께 설계에 관한 기초지식과 설계 툴 사용에 관한 스터디를 하였고 다양한 회로에 대한 세미나를 열었습니
|
|
 |
1500자
3. 최근 사회이슈 중 중요하다고 생각되는 한 가지를 선택하고 이에 관한 자신의 견해를 기술해 주시기 바랍니다. 1000자
4. 지원한 직무 관련 본인이 갖고 있는 전문지식/경험(심화전공, 프로젝트, 논문, 공모전 등)을 작성하고, 이를 바
|
|
메뉴펼치기
