|
(1) Fundamentals of Digital Logic with VHDL Design second edition, Stephen Brown, 2005
(2) http://cafe.naver.com/carroty.cafe
(3) http://blog.naver.com/nowcafe?Redirect=Log&logNo=20016488913 1. 제목
2. 개요
3. 이론
4. 설계과정
5. VHDL Code
6. 결과 및 분석
7. 토의사항
8. 참고문헌
|
|
|
simulation 프로그램의 활용은 필수적이다.
7.참고문헌
(1) Fundamentals of Digital Logic with VHDL Design second edition, Stephen Brown, 2005
(2) http://210.99.156.1/home/shkim/chart1-1-2a.htm 1. 제목
2. 개요
3. 이론
4. VHDL Code
5. 결과 및 분석
6. 토의사항
7. 참고문헌
|
|
|
것은 집적회로화되어 있다. PCM통신에서는 아날로그디지털 변환기를 코더라 한다.
4. 참고 자료
-VHDL을 활용한 디지털 회로 설계 (한울출판사)
-네이버 백과사전 1. 개 요
2. 문 제
(1) 3*8 Decoder
(2) 3*8 Encoder
3. 고찰 및 의견
4. 참고 자료
|
|
|
회로를 구성하는 게이트 내부의 delay라는 것을 알 수 있다.
참고서적
- 이대영 저, 하드웨어 설계를 위한 VHDL 기초와 응용, 홍릉과학, 초판, 1995, pp.36-48, 64-66, 100
- 박세현 저, 디지털 시스템 설계를 위한 VHDL 기본과 활용, 그린, 초판, 1998 pp.31-39&nb
|
|
|
논리회로의 조합으로 구성되며 대표적인 기능을 갖는 것은 집적회로화되어 있다. PCM통신에서는 아날로그디지털 변환기를 코더라 한다.
4. 참고 자료
-VHDL을 활용한 디지털 회로 설계 (한울출판사)
-네이버 백과사전
|
|
 |
설계
3장. 3절. 1 순서도
3장. 3절. 2 MCU(Atmega128)핵심코드(타이머/인터럽트 설정)
3장. 3절. 3 MCU (Atmega128)핵심코드(UART 설정)
3장. 3절. 4 이벤트 생성
3장. 3절. 5 KEY PAD
3장. 3절. 6 타이머 처리
3장. 3절. 7 직렬통신
4장. 결론 및 기대효
|
|
|
설계 및 제작, 충남대학교 석사학위논문, 2001
[3] 지충호, DDS/PLL Hybrid 광대역 주파수 합성기 설계 및 제작, 충남대학교 석사학위논문, 2005
[4] 이기정, 직접디지털 합성기를 이용한 PLL 모듈 설계 및 제작, 충남대학교 석사학위논문, 2003
[5] 하경수,
|
|
|
Code Composer Studio
Ⅱ-1. TI C6713 DSK
Ⅱ-2. Code Composer Studio
Ⅲ. 효과적인 DSP를 하기위한 이론
Ⅲ-1. I/O Module
Ⅲ-2. Ping-Pong Buffer
Ⅳ. Filter 설계
Ⅳ-1. Low Pass Filter
Ⅳ-2. LPF Code
Ⅳ-3. Band Pass Filter
Ⅳ-4. BPF Code
V. DSB-SC의 시스템 설계
Ⅴ-1. D
|
|
|
3-2. OLED System Block Diagram
3-3. Data Latch, Parallel / Serial Data Conversion
3-4. Instruction Decoder
3-4-1. Instruction Command Set
3-5. Serial Data Interface 및 DDRAM Controller 동작
3-5-1. Serial Data Interface
3-5-2. Memory Controller
4. 결 론
5. 참고
|
|
|
codeGal
그림4-4. MBDecodeGal
그림 4-5. IpolGal
그림4-6. Entropy Coding
그림 4-7. 1개의 I frame과 2개의 P frame으로 이루어져 있는 경우
그림 4-8. 1개의 I frame과 5개의 P frame으로 이루어져 있는 경우
그림 4-9. 1개의 I frame과 8개의 P frame으로 이루어져 있
|
|
 |
디지털회로에 관한 세미나를 하면서 순차회로를 처음 접하게 되었을 때 그리고 VHDL 언어를 배우기 시작했을 때 생각하고 있는 어떤 회로라도 설계할 수 있는 도구를 얻은 듯한 기쁨으로 공부할 수 있었습니다. 그리고 이를 이용하여 각종 간
|
|
 |
설계한 경험이 있습니다. 먼저 CPU의 동작 사이클을 바탕으로 Register간의 데이터 전송 및 수행할 instruction들을 behavior code로 작성하였습니다. Decoder를 통과한 instruction과 counter로 제어되는 사이클 "T1~T6"내에서 동작하도록 설계하였습니다. 동작
|
|
|
방법론 측면에서는 시뮬레이션, 설계, 검증을 유기적으로 연결하는 종합적 연구 방식을 따르겠습니다. 구체적으로 Verilog/VHDL 기반의 디지털 설계, HSPICE 기반의 아날로그 회로 시뮬레이션, TCAD 기반 소자 특성 분석, 그리고 MATLAB, Python 기반의
|
|
 |
회로, 안테나공학), 이동통신시스템/네트워크(GSM system, 무선 인터넷, PCS technologies), 멀티미디어 통신시스템(TCP/IP, UDP, Mobile IP, IPv6,.), 광대역 통신시스템(동기식 전송방식(SDH), BISDN과 ATM 통신방식, 고속data 통신망), 통신시스템/디지털통신시스
|
|
 |
담당 교수
프로젝트 명칭
2학년 2학기
디지털회로실험설계 /
이 진 교수님
로또 번호 발생기
주요 내용
◎ 목 적 : 7-Segment와 7-Segment 디코더를 이용한 번호발생회로 구현
◎ 설 명 : 7-Segment와 7-Segment 디코더를 이용하여 1~45까지의 번호를 출력하
|
|
메뉴펼치기
