|
논리적 회로(AND gate)
2)논리합 회로(OR gate)
3)논리 부정 회로(NOT gate)
4)NAND 회로 (NAND gate)
5)NOR 회로 (NOR gate)
6)배타적 논리 합 회로(exclusive-OR gate)
7)비교기
8)반가산기
9)반감산기
10)플립플롭
실험방법
(1)AND와 OR 게이트의 특성
(2)NOT 와 NAND
|
|
|
합으로 구성
작동원리에 따라 조합회로와 순서회로로 구성(컴퓨터 내부회로 구성)
게이트
논리회로의 기본적인 하드웨어 소자로, 두 개 이상의 입력단자와 1개의 출력단자를 가짐
기본 연산 : 논리곱(AND), 논리합(OR), 논리부정(NOT), 배타적
|
|
|
논리회로학습을 위한 학습도구의 설계 및 구현, 경남대학교, 2004
최훈규 외 3명, 게이트 레벨 논리 검증 시스템, 대한전자공학회, 1987 Ⅰ. 논리게이트의 개요
1. 기본적인 논리게이트
2. 응용한 게이트
1) 논리곱(AND)
2) 논리합(OR)
3) 논리
|
|
|
논리 연산
2-2. 부울 식과 진리표
2-3. 기본 정리
2-4. 교환, 결합, 분배 법칙
2-5. 드모르간의 법칙
2-6. 부분곱화(Multiplying out) 및 인수화(Factoring)
2-7. 쌍대성의 정리(Duality theorem)
2-8. Exclusive-OR와 동치연산
2-9. 정 논리(Positive logic)와
|
|
|
회로로 구성하여, 구성된 입력신호에 의하여 금지기능을 가져서 출력을 나타나지 않게 구성된 회로를 말한다.
③ 배타적인 OR 회로 (exclusive OR) : 회로로직을 설계 시에 논리로직인 배타적인 OR 게이트의 논리인 두 입력신호가 서로다른 상태여
|
|
 |
회로”, 인하대 대학원 (2004) 석사 논문 , 국회도서관 DLL 석사논문 자료실.
<8> 류 영 수, 락킹 상태 표시기를 이용한 지연 고정 루프 기반의 클록 합성기 설계, 부경대 대학원 2006 석사 논문 , 국회도서관 DLL 석사논문 자료실.
<9> 백 동
|
|
 |
합니다. 끊임없는 노력과 열정으로 연구에 매진하며, 세계 최고 수준의 물리학 연구에 기여하는 훌륭한 연구자가 되어 우리 사회에 기여하는 인재가 되겠습니다. 물리학 지식을 바탕으로 사회 발전에 기여하는 혁신적인 기술을 개발하겠습니
|
|
 |
합이론 인식 깊이 검증 문제 96
? 통계분석 학술이론에 대한 지식검증 기출문제 101
? 통계분석 도구 소프트웨어에 대한 대학원 학위과정 입시문제 112
? 학위과정 입시지원자 전기전자공학분야 연구능력검증 기출면접문제 118
? 논문작성 연
|
|
메뉴펼치기
