|
동기(synchronous)는 서로 일정한 시간 관계를 가지는 시퀀스를 말한다.
카운터 동작으로 생각하면, 카운터 내의 플립플롭들이 공통의 클럭 펄스에 의해 동시에 모두 트리거됨을 의미한다.
즉, 동기식 카운터란 각 플립플롭에 들어가는 클럭을
|
|
|
참이라는 것을 알 수가 있다.＿
수고하셨습니다＿ 1.비 동기식 카운터(Counter)
2.bcd 리플 카운터(bcd reple Counter)
3.Divide - by - 5 Counter
4.4비트 병렬 레지스터 (PI PU : Parallel-In Parallel-Out)
5.4비트 직렬 레지스터 (SI PO : Serial-In Parallel-Out)
|
|
|
동기식 카운터의 동작원리와 구조를 이해한다.
2. 임의의 비트 및 진을 갖는 동기식 카운터의 설계 방법을 익힌다.
[기본이론]
동기식 카운터는 병렬식 카운터 및 클럭(clocked) 카운터라고도 불리우며, 각각의 Flip Flop에 클럭 펄스가 동시에 인가
|
|
|
카운터 회로 및 카운트-다운 카운터 직렬입력-병렬출력 시프트 레지스터 회로를 구성하고 각각의 동작원리 및 동작특성을 확인하는 것이다.
먼저 회로도 1번을 보고 회로를 구성하였다. 먼저 브레드보드에 74LS76 JK 플리플롭 두 개를 사용해서
|
|
|
카운터는 모든 플립플롭에 클럭신호가 병렬로 동시에 인가되기 때문에 계수속도가 빠른 장점이 있으나 비동기식 카운터에 비하여 복잡하다는 단점이 있다.
Ring counter
마지막 플립플롭 출력을 첫단 플립플롭에 입력으로 feedback 연결한다. 클
|
|
 |
전송되면 이를 처리하기 위한 블록이 필요하게 되며 신호 파형은 그림 12와 같다. 직렬데이터는 병렬데이터와는 달리 이를 위한 카운터가 필요하다. WR(active \'L\')신호가 인가되면 DATA_Decoder에 의해 직렬데이터를 처리하게 된다.
데이터가 전송
|
|
|
counter는 35였고 N counter는 4000이었다. 잡음은 측정하지 않았으나 5V의 직류공급원을 통해서 7MHz의 기준주파수를 받아 800MH의 출력주파수를 얻은 것을 확인할 수 있었다.
그림 4.10 데이터 입력을 통한 최종 PLL 모듈의 출력 주파수
제 5 장 결 론
본
|
|
메뉴펼치기
