|
모든 논리 회로를 구성할 수 있는가 답하고 그 이유를 논하라.
① OR : X + Y = (X'Y')Z'
② NAND : (XY)' = X' + Y
③ NOR : (X + Y)'
④ Exclusive-OR : A + B = (X'Y')(XY)'
⑤ Equivalence X ≡ Y = (X+Y)' = {(X'Y')'(AB)'}' 트랜지스터
다이오드
논리게이트 결과보고서
|
- 페이지 6페이지
- 가격 1,000원
- 등록일 2007.08.26
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험하였는데, 이는 더 확장하여 n 진 카운터의 설계를 할 수 있게끔 된다는 사실을 알 수 있다. n 진 카운터는 n 번째 수가 왔을때, 어디에 1이 오느냐에 따라서 NAND gate를 사용해서 CLR를 시켜주면 된다.
논리회로실험
결과보고서
실험 9
Shift Regi
|
- 페이지 11페이지
- 가격 3,000원
- 등록일 2009.01.08
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
7V
논리값 “0”에 대한 잡음 여유도 = 2.3V
으로 나타난다.
(2) 실험 3,4,6의 결과를 검토하라.
- 위의 결과보고서 내에 검토하였다.
(3) 실험 내용 5의 결과를 검토하라.
- 위의 결과보고서 내에 검토하였다.
(4) 저전력 숏키 TTL게이트의 전압 전달 특
|
- 페이지 8페이지
- 가격 1,300원
- 등록일 2013.02.22
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
약 1V가 나왔고 7400 TTL 2개의 게이트에서 입력단과 출력단의 전위차가 1V가 측정되는 것을 알 수 있었다. 실험 7. 디지털 게이트의 전기적 특성
1. 목적
2. 이론적 배경
3. 사용 장비 및 부품
4. 실험 방법
5. 예비 보고 사항
6. 결과 보고서
|
- 페이지 8페이지
- 가격 2,000원
- 등록일 2015.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험8. 부울대수의 정리
(2) 디지털 논리설계 3rd Edition.최종필 외 6명. McGraw-HillKorea.P76~77
(3) 네이버 지식사전, 불대수(Boolean Algebra)
결과 보고서
1. 결과값
(1) AND-OR, OR-AND
1) 진리표
A
B
C
X
Y
0
0
0
155mV
152.3mV
0
0
1
154mV
153.2mV
0
1
0
153.2mV
154mV
0
1
1
152.8mV
155
|
- 페이지 10페이지
- 가격 2,000원
- 등록일 2015.02.06
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|