|
분석 : 전압이득은 주파수가 커지게 됨에 따라서 일정하다가 100KHz보다 커지게 됨에 따라서 점점 줄어들게 된다. 위상도 다음과 같이 나타났다.
4) 실험4 Slew rate 측정
slew rate 회로도
시뮬레이션 결과
분석 : 슬루율은 다음의 식인 가 나타난 것
|
|
|
주파수의 선택 특성을 의미하기 때문에 얼마나 샤프하게 주파수를 선택해낼 수 있느냐를 의미하는 지표가 Q값인 것이다. 4. 예비보고서
∙오실로스코프의 원리
∙R-C, R-L 직․병렬 회로
∙R-C-L 직․병렬 공진 회로
|
|
|
의한 영향을 많이 받아서 온도가 낮아지면 용량도 감소하게 된다. 따라서 일정한 온도를 유지시켜 주면 오차를 줄일 수 있을 것이다. 실험목적
실험이론
실험기구 및 장치
실험방법
실험결과 및 분석
결론
토의(오차분석)
|
|
|
회로에서 이미터 바이패스 캐패시터를 단락시키면?
(a) 전압이득이 증가할 것이다. (b) 전압이득은 그대로일 것이다.
(c) 트랜지스터가 포화될 것이다. (d) 앞의 것들 중 해당되는 것이 없다.
⇒ 바이패스 캐패시터를 단락시키게 되면 먼저 DC분석
|
|
|
회로
R-C 병렬 회로에서도 마찬가지로 식 14-2가 성립하며 R-C병렬 회로에서 전류는 전압보다 위상이 앞서고 R-L 병렬 회로에서는 전류가 전압보다 위상이 뒤진다.
,
이상의 결과를 조합하면 R, L, C 병렬 회로에 v=Vmsinωt의 전압을 가하면 다음의
|
|
|
조합해보고 조교님의 조언을 얻은 결과 Band Pass Filter를 설계하기로 결정하였고, 설계과정에 있어서 팀원간의 분담이 매우 중요하며 실제 이론과 매치시켜서 회로를 구현해내기가 얼마나 어려운 것인지 다시한번 느끼게되었습니다. 설계.
|
|
|
대수를 취한 것을 대수 감쇠율이라 한다.
(1) R-C회로
그림 18-1과 같은 R-C회로의 커패시터 C에 충전되는 전압을 라면 시간 t=0에서 스위치 K를 닫을 때 회로 방정식은
이므로 회로방정식은
이고, 식(18.2)에서 커패시터 C에서 초기전압을 으로 할
|
|
|
회로 ※
※ 실험3 R1 1k R3 1k ※
※ 실험3 500, 2k 일때 2k랑 Vout 측정 (Vout이 파랑색) ※
※ 실험3 500, 2k 일때, 500이랑 Vout 측정 (Vout이 파랑색) ※
※ 실험3 둘다 2k 일때, 2k이랑 Vout 측정 (Vout이 파랑색) ※
7. 오차 및 분석
- 이번 실험에서는 실험 결과가
|
|
|
회로에서 전압과 전류를 측정하여 옴의 법칙을 사용하면 임피던스를 구할 수 있다.
3. 실험 준비물
· 기기
① DMM ② 함수발생기 ③ LCR미터 또는 캐패시터/인덕터 분석기
· 저항
① 2 kΩ ½-W 1개
· 캐패시터
① 0.033 uF 1개
② 0.1 uF 1개
4. 실험과
|
|
|
분석
2. 비고 및 고찰
3. 설계 및 고찰
수동소자만을 이용하여도 전압 이득을 얻을 수 있다. <그림 18.5>의 회로와 같이 구성하여 입력 전원의 주파수가 2[]일 때 5의 이득을 얻을 수 있는 회로를 구성하려한다. 여기에 필요한 커패시턴스와 인
|
|
메뉴펼치기
