|
Chapter 1. 관련 이론(Theoretical Background)
◎ 회로의 주파수 응답
정현파 주파수가 변화할 경우 정현파 입력신호에 대한 회로 정상상태 응답에 대한 설명이다. 또한 입력 주파수 변화에 따라 출력신호의 Gain과 위상차가 변한다. 전달함수를 이용
|
|
|
PSpice 모의실험 - Ch.2 반파 및 전파 정류, 클램퍼 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(Vin), 출력전압(VO)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여
|
|
|
회로이다.
Low-Pass Filter와 정반대이기 때문에 자주 쓰일 것 같지만, 실제론 매우 제한된 용도로 사용되어진다. 주어진 차단 Frequency보다 높은 주파수 대역은 Pass시키고, 이보다 낮은 주파수 부분은 감소시키는 역할을 수행한다.
위의 회
|
|
|
Chapter 1. 관련 이론(Theoretical Background)
◎ 직렬 공진회로
(그림 1) (그림 2.a) (그림 2.b)
저항 성분이 없는 순수한 LC회로는 극단적인 주파수 응답특성을 보이기 때문에 실제로 저항을 결합하여 사용한다. 즉 (그림 1) 직렬 RLC회로의 저항 R
|
|
|
Chapter 3. 결론 및 Discussion
1. 실제 측정 값과 이론 값에 대한 차이
임피던스의 측정 값과 이론 값이 차이가 크게 발생하였다.
오차가 30%에서 크게는 80%까지 발생하였다.
2. 오차가 발생한 원인은 무엇일까?
회로를 구성하는 부분에서 실수가
|
|
|
표지 양식
년도-학기
2020 년 2학기
과목명
전자회로실험
LAB번호
제목
1
차동 증폭기 회로
실험 일자
2020년 11 월 18 일
제출자 이름
제출자 학번
Chapter 1. 관련 이론
차동 증폭기(differential amplifier)
아날로그 집적회로(IC: integrated circuit)를 구성하는
|
|
|
PSpice 모의실험 - CH.5 FET 바이어스 회로 및 FET증폭기
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 의
|
|
|
Chapter 9. 연산 증폭기 및 선형 연산 증폭기 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 각 회로의 Schematic들과 입력-출력전압들의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 단, 두
|
|
|
PSpice 모의실험 - CH.8 차동 증폭기 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic과 차동모드(Differential-mode)와 동상모드(Comnon-mode)에서 각각 입력-출력전압들(vi+, vi-, vo1, vo2)의 파형을 해당 표
|
|
|
2단자 회로를 저항 RTh와 전압원 VTh의 직렬 연결된 등가회로로 바꿀 수 있음을 의미한다. 여기서 VTh는 단자 ab의 개방회로의 전압이고는 RTh는 독립 전원은 단락, 독립 전류원은 개방시 단자 ab에서 들여다 본 전체 저항을 말하는 것이다.
Chapter2.
|
|
메뉴펼치기
