|
회로가 연결되어 있는 경우 이상적인 연산증폭기의 입력단자간의 전압은 영(zero)이 되며 이는 단락을 의미한다. 그러나 이 단락현상을 물리적인 실제적 단락이 아니기에 이를 가상접지라고 한다. 연산증폭기의 입력저항은 무한대이므로 입력
|
|
|
|
회로 구성시 사용하는 소자에 따른 전압 손실도 원인으로 볼 수 있다. 회로가 복잡해질수록 회로 중간 소자에 의해서 전압이 손실되는 경우들이 많다. 이번 실험에서 쓰인 OP-AMP는 접지단자, 바이어스 단자, 입・출력 단자, 그리고 저항 등
|
|
|
정류를 하게 되고, N-변환기가 구동되면 교류저원전압을 음(-)의 평균전압으로 제어정류를 하게 된다. N-변환기를 구동시키면 부하전압 VO는 그림과 같이 주파수가 1/3로 줄어들게 된다.
4. 단상 브리지 전파정류 시뮬레이션
- 저항부하
- 출력파
|
|
|
회로 측정 전압 범위:
- 함수발생기: 주파수 1kHz, 첨두간전압 Vpp = 5V
3) 반파정류 회로 측정 결과 파형을 출력하시오
4) 반파정류 회로 측정 결과 데이터를 log 해서 얻은 데이터를 Excel에서
불러서 그래프로 출력하시오.
■ 실험회로 3 : 전파 정
|
|
|
실험을 하는데 어려움이 생기고, 또 다른 점으로는 처음으로 회로에 전압을 인가할 경우 Short상태인 캐패시터(이론상)에 아주 큰 초기전류가 흐르게 되고, 그것을 Surge Current라고 하는데, 이것이 캐패시터가 충전될 동안 계속 흐르게 됨으로 다
|
|
|
실험
▶ 실험 #1 브리지 정류회로
● 브리지 정류회로의 직류출력전압의 이론값과 측정값을 구한다.
이론값
2차 근사
DVM
12.2v
17.25v
9.5v
10.98v
10.09v
DSO
12.3v
17.39v
9.4v
<표 1 브리지 정류회로 측정>
● 브리지 정류회로의 입력 파형과 출력 파형
|
|
|
용도로 사용될 수 있다. 브리지 회로는 온도, 빛, 습도, 무게, 혹은 다른 측정량의 변화를 표시하기 위한 고감도 전압 발생 회로에 자주 이용된다. ① 선형 회로
② 망로 전류법(Mesh Current Method)
③ 평형 브리지 회로(Balanced Bridge Circuit)
|
|
|
실험에서 중요한 포인트로 작용할 것이다. 이러한 질문들은 실험을 통한 학습의 깊이를 더해주고, 다양한 전자 회로의 이해를 넓히게 도와줄 것이다. 1. 실험의 주제
2. 실험의 의의
3. Pspice를 활용한 시뮬레이션 및 예비 결과
1) 첫 번째
|
|
|
1. 목적
1. 장비명칭
|
|
|
|
3) 테브닌 등가회로
① 등가 회로로 고치려고 하는 회로를 본래의 회로망으로부터 떼어 낸다.
② 개방 회로 전압 를 구한다.
③ 회로에 존재하는 모든 독립 전원들을 제거한 다음, 단자에서 회로 쪽으로 들여다본 저항, 즉 를 구한다.
|
|
메뉴펼치기
