|
회로
1) 입력②= 10V
입력③= 5V
출력 = 5.017V
2) 입력②= 5V
입력③= 5V
출력 = 0.0067
3) 입력①= 5V
입력②= 5V
출력 = 10.537
4) 입력③= 5V
입력④= 5V
출력 = -10.087V
결과분석 및 고찰
이번 실험은 오피엠프(Operation amplifier) 연산 증폭기로 반전 회로와 비반전
|
|
|
엠프가 비이상적이라서 그렇다고 판단하였다. 그리고 가산증폭기에서는 실제로 그 값이 더해져서 나온다는 것을 볼 수 있었다. 선형 연산 증폭기 회로
1. 실험 결과 데이터
1)반전증폭기
2)비반전 증폭기
3)단위 이득 폴로워
4)가산 증
|
|
|
그 이유를 생각해
보자.
⑦ 저항과을 값을 달리하여 실험을 하고 각각의 입력파형과 출력파형을
그리고 전압이득을 구해본다.
● 비반전증폭기
① OP amp의 작동을 위해서 OP amp 에와를 걸어준다.
② 그림13-7의 반전증폭기 실험회로와 같이 비
|
|
|
회로에 대해 알게 된 것에 만족한다. 실제 전압을 증폭시킬 때 위의 방법을 이용하면 손쉽게 할 수 있다는 것을 알게 된 시간이었다. 1. 목적
2. 실험 준비물
3. 실험 이론
• 반전 회로
• 비반전 회로
• 가감산회로
̶
|
|
|
회로(op-amp)
(1) inverting (반전증폭기)
RR
RF
+
-
Vout
+
-
1-1) AC ; inverting
Vin
RR
RF
Vout
계산값
1.2㎷
1 ㏀
2 ㏀
2.4㎷
측정값
1.2㎷
〃
〃
11㎷
1-2) DC ; inverting
Vin
RR
RF
Vout
계산값
0.95㎷
1 ㏀
2 ㏀
1.9 ㎷
측정값
0.95 ㎷
〃
〃
1.38㎷
(2) non-inverting (비반전증폭기)
RR
R
|
|
 |
회로와 전분회로를 조합하여 이를 구성하였으며, 스위칭 주파수는 저항값을 적절히 조절함으로 해서 사용하고자 하는 주파수를 얻을 수 있는데, 이는 다음의 식으로 구할 수 있다.
{f}_{0}`=` { 1} over {4RC }( { {R}_{2}} over {{R}_{1} } )
(8)
데드타임부는
|
|
메뉴펼치기
