|
판단하였다. 그리고 가산증폭기에서는 실제로 그 값이 더해져서 나온다는 것을 볼 수 있었다. 선형 연산 증폭기 회로
1. 실험 결과 데이터
1)반전증폭기
2)비반전 증폭기
3)단위 이득 폴로워
4)가산 증폭기
2. 실험 결과 및 검토
|
|
|
이득 플로워. (b)입력 계단 파형.
(c)V가 작을 때 관측되는, 지수적으로 상승하는 출력 파형.
(d)V가 클 때 관측되는, 선형적으로 증가하는 출력 파형
선형적으로 상승하는 출력 파형의 기울기를 슬루율이라고 부르며, 슬루율(SR)은, 연산 증폭기
|
|
|
.
d. 오실로스코프를 사용하여 그림 28-8에 입·출력파형을 관찰하고, 그려라.
3) 단위 이득 플로워
a. 그림 28-9 회로를 구성하라. 입력신호 실효시 Vi = 2V(f=10kHz)를 인가하라. DMM을 사용하여 입·출력전압을 측정하고, 기록하라.
|
|
|
증폭기를 만들 수 있다는 이론을 가지고 실험을 진행하였습니다.
처음으로 반전 증폭기에 대한 실험을 하였습니다. 먼저 예상되는 전압이득값을 구하고 다음으로 측정한 값과 비교해 보았습 1. 반전 증폭기
2. 비반전 증폭기
3. 단위이득
|
|
|
증폭기 simulation>
100k, 100k
<반전증폭기 회로>
<반전증폭기 simulation>
(2) 비반전 증폭기
20k, 100k
<비반전증폭기 회로>
<비반전증폭기 simulation>
100k, 100k
<비반전증폭기 회로>
<비반전증폭기 simulation>
(3) 단위이득 팔
|
|
메뉴펼치기
