|
실험28. 선형 연산 증폭기 회로
1) 반전 증폭기
a. 그림 28-5의 회로에서 증폭기의 전압이득을 계산하라.
b. 그림 28-5 회로를 구성하라.(그림 28-5에 저항치를 측정하고, 기록하라.) 실효치 입력 Vi = 1V(f=10kHz)를 공급하라. DMM을 사용하여 출력전압
|
|
|
선형연산증폭기
1. 실험 방법
(1) 반전 증폭기
20k, 100k
<반전증폭기 회로>
<반전증폭기 simulation>
100k, 100k
<반전증폭기 회로>
<반전증폭기 simulation>
(2) 비반전 증폭기
20k, 100k
<비반전증폭기 회로>
<비반전증폭기 simulation
|
|
|
연산증폭기의 이득이라 생각하면 쉽게 구할 수 있다. 이렇게 계산을 통해 구한값이 위 표의 값이다. 각각의 경우 이득또한 계산을 통해 구할 수 있었고, 반전입력단의 전압은 연산증폭기 특성에따라, 비반전 입력단과 같다고 판단했다.
3. discu
|
|
|
선형적으로 사용할 수 있도록 그렇게 만든 것이라고 한다. STC 회로의 전달함수는 1/(1+s/wo) 이므로 Opamp 의 전달함수도 A0/(1+s/wo)라고 할 수 잇다. A0는 DC일때의 게인을 말하고 wo는 cutoff frequency를 말한다. Low pass회로이므로 주파수가 올라갈수록
|
|
|
연산증폭기의 포화출력 이하로 제한할 필요가 있게 되는데, 그림 20-10과 같이 제너 다이오드를 사용하게 되면 출력을 제너다이오드 전압으로 제한할 수 있다.
그림 20-10 양의 출력제한 비교기
그림 20-10의 회로동작은 다음과 같다. 입력전압 이
|
|
 |
선형 부하로는 1kVA 용량의 단상전파 다이오드정류기에 RC 병렬부하를 연결하여 사용하였다. 부하저항으로는 50[Ω]의 저항을 사용하였다.
그림 7은 시뮬레이션에서와 같이 전원전류가 고조파성분을 제거하고 정현파의 형태로 보상됨을 볼 수
|
|
메뉴펼치기
