|
거 실험결과표 (+15V ~ -15V)
입력전압[V]
-15
-12
-9
-6
-3
0
3
6
9
12
15
출력전압[V]
28
25
22
19.2
16
13.8
11.4
8.6
5.8
2.6
1.4
|그림 20-25| -15V에서 +15V로 변할 때 슈미트 트리거의 입출력파형
|그림 20-25| +15V에서 -15V로 변할 때 슈미트 트리거의 입출력파형
|
- 페이지 2페이지
- 가격 700원
- 등록일 2010.05.03
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
연산증폭기의 포화출력 이하로 제한할 필요가 있게 되는데, 그림 20-10과 같이 제너 다이오드를 사용하게 되면 출력을 제너다이오드 전압으로 제한할 수 있다.
그림 20-10 양의 출력제한 비교기
그림 20-10의 회로동작은 다음과 같다. 입력전압 이
|
- 페이지 7페이지
- 가격 3,300원
- 등록일 2012.12.12
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
증폭기로 -1, -2 배의 출력값을 나타낸다.
④ 비반전 증폭기로 2, 3 배의 출력값을 나타낸다.
<파워 서플라이>
<OP AMP 회로>
3. 실험 결과
실험 목표
사용 소자
결과값
반전 증폭기 -1배
OP AMP
10kΩ 저항 2개
반전 증폭기 -2배
OP AMP
10kΩ, 20kΩ
|
- 페이지 5페이지
- 가격 1,000원
- 등록일 2008.11.24
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
방전의 특성을 이용하여 만들어진 회로라는 것을 알게 해주었다. 방전시간을 충분히 길게 해주는 것이 제대로 된 피크값을 가질 수 있는 회로구성의 기본요건이라는 것을 알 수 있었다. 1. 연산증폭기의 비선형
2. 능동 다이오드 회로
|
- 페이지 3페이지
- 가격 1,000원
- 등록일 2008.12.07
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
연산증폭기 정류회로]
(3) 구형파 확인
파형 (1)
크기 (1)
파형 (2)
크기 (2)
-5V~5V
10V
-5V~5V
10V
-2V~8V
10V
-1.6V~8.4V
10V
[구형파 확인]
[구형파 확인]
- 그림에서 보면 입력 파형은 -5V~5V인에 반하여 출력 파형은 3V 위로 올려진 -2V~8V가 나온다는 것을 실험을
|
- 페이지 12페이지
- 가격 2,000원
- 등록일 2011.11.24
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|