|
선형연산증폭기
1. 실험 방법
(1) 반전 증폭기
20k, 100k
<반전증폭기 회로>
<반전증폭기 simulation>
100k, 100k
<반전증폭기 회로>
<반전증폭기 simulation>
(2) 비반전 증폭기
20k, 100k
<비반전증폭기 회로>
<비반전증폭기 simulation
|
|
|
형 연산 증폭기 회로
실험 순서
1. 반전 증폭기
2. 비반전 증폭기
3. 단위이득 플로어(unity-gain follower)
4. 가산 증폭기(Summing amplifier)
5. 분석및 고찰
|
|
|
판단하였다. 그리고 가산증폭기에서는 실제로 그 값이 더해져서 나온다는 것을 볼 수 있었다. 선형 연산 증폭기 회로
1. 실험 결과 데이터
1)반전증폭기
2)비반전 증폭기
3)단위 이득 폴로워
4)가산 증폭기
2. 실험 결과 및 검토
|
|
|
반전 증폭기)
Vi1, Vo1,
Schematic(비반전 증폭기)
Vi2, Vo2
Schematic(단위 이득 플로어)
Vi3, Vo3
Schematic(가산 증폭기)
Vi4, Vo4
Reference
[Fundamentals of Microelectronics]
B.Razavi 저 | John Wiley 2nd Edition
[전자회로실험]
이현규, 김영석 저 | 충북대학교출판부
[FLOYD 기초
|
|
|
회로로 되어 있다.
- 출력 전압 Vo=A(V2-V1) (A : 증폭도)
연산 증폭기의 회로표기
● 연산 증폭기의 기본 회로
① 동상 증폭 회로(비반전 연산증폭기)
- 입력 신호가 비반전(+) 입력 단자에 가한다.
- R1 : 입력요소.
R2 : 궤한 요소
※궤한요소 : OP-AMP
|
|
 |
선형 부하로는 1kVA 용량의 단상전파 다이오드정류기에 RC 병렬부하를 연결하여 사용하였다. 부하저항으로는 50[Ω]의 저항을 사용하였다.
그림 7은 시뮬레이션에서와 같이 전원전류가 고조파성분을 제거하고 정현파의 형태로 보상됨을 볼 수
|
|
메뉴펼치기
