|
실험은 선형 연산 증폭기 회오에 대한 실험을 하였습니다.
이번 실험은 연산증폭기는 반전 입력단자와 비반전 입력 단자를 가진 이득이 매우 큰 증폭이입니다. 이 증폭기는 외부에 저항을 추가하여 연산증폭기 자체의 이득보다 gnjfTLs 작지만
|
|
|
증폭기를 만들 수 있다는 이론을 가지고 실험을 진행하였습니다.
처음으로 반전 증폭기에 대한 실험을 하였습니다. 먼저 예상되는 전압이득값을 구하고 다음으로 측정한 값과 비교해 보았습 형 연산 증폭기 회로
실험 순서
1. 반전 증
|
|
|
실험이었다. 016. JFET 특성
017. JFET 바이어스 회로
018. JFET 바이어스 회로 설계
019. 공통 소스 트랜지스터 증폭기
020. 다단 증폭기 (RC 결합)
021. 공통 이미터 증폭기의 주파수 응답
022. 차동 증폭기 회로
023. 선형 연산 증폭기 회
|
|
|
거 실험결과표 (+15V ~ -15V)
입력전압[V]
-15
-12
-9
-6
-3
0
3
6
9
12
15
출력전압[V]
28
25
22
19.2
16
13.8
11.4
8.6
5.8
2.6
1.4
|그림 20-25| -15V에서 +15V로 변할 때 슈미트 트리거의 입출력파형
|그림 20-25| +15V에서 -15V로 변할 때 슈미트 트리거의 입출력파형
|
|
|
연산증폭기의 포화출력 이하로 제한할 필요가 있게 되는데, 그림 20-10과 같이 제너 다이오드를 사용하게 되면 출력을 제너다이오드 전압으로 제한할 수 있다.
그림 20-10 양의 출력제한 비교기
그림 20-10의 회로동작은 다음과 같다. 입력전압 이
|
|
 |
as a plug-in type. 단일 전류센서를 갖는 단상 반브릿지 능동전력필터
1. 서론
2. 능동전력필터의 원리
3. 단일 전류센서 능동전력필터
4. 시뮬레이션 모형과 결과
5. 프로토타입 제작 및 실험
6. 결과
참고문헌
Abstract
|
|
메뉴펼치기
