|
ystem 보다 열등한 성능을 보여주었다. 하지만 3.7dB 이상에서는 viterbi decoder가 오류정정 능력을 발휘하면서 system의 성능 향상이 두드러지게 나타났다.
또한, 본 시뮬레이션에서는 soft decision의 경우만 보았지만, hard decision을 했을 때와의 성능을
|
|
|
올 수 있다.
if(p[3].stat[i]=='b') //노드에 b로 저장되어있으면
s1 = 'b'; //b노드로 보내준다.
break;//b가 아니라면 d노드에서 온것이므로 그냥 유지
}
}
for(i=0;i<n/2;i++) //decoding된 신호 출력
fprintf(ofp1, "%d, ", dec[i]);
return 0;
} 1.Encoder
2.Viterby Decoder
|
|
|
decoder 반대로 짠다고 생각하니 보다 쉽게 코드를 짤 수 있었다. 순서를 반대로 입력하여 simulation이 반대로 나오긴 하였는데 다시 바꾸어 simulation 값을 구할 수 있었다. 디코더와 인코더의 원리를 이해하고 behavioral방식과 data flow방식을 비교해
|
|
|
Decoder
10진숫자
ABCD
0
1
2
3
4
5
6
7
8
9
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
디코더(Decoder)는 2진부호, BCD부호, 기타 여러 가지 부호들을 부호가 없는 형태로 바꾸는 회로이다. 흔히 사용하는 예로는 계산기에 있어서 연산회로로부터 나오는 BCD부호
|
|
|
디코더의 LT, BI_RBO, BRI 핀기능의 분석과 활용.hwp…………7p
decoder_lzs.pdf………………………………………………………………1p
Result 1.3gp [00:00:38]
Result 2.3gp [00:00:33]
〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓〓
|
|
 |
decoder
<표4-2. Verilog decoder>
module hamm_dec(in,out,reset);
input[11:0] in;
output[7:0] out;
input reset;
reg[7:0] out;
reg r1, r2, r4, r8;
reg [3:0] r;
reg[11:0] IN;
integer i, j;
always@(in or reset) begin
if(reset)
out=0;
else begin
// Parity-bit를 비교하여 오류가 발생한 자리를 구함
r1=
|
|
|
decoder 초기화 루틴
영상데이터를 받아왔을때 수행해야 하므로 socket 클래스에서 초기화 시켰고 그러기 위해 소켓 생성자인 CConfSocket::CConfSocket()에 구현하였다.
InitH263Decoder();
9) H.263의 decode루틴
패킷(영상데이터)를 받아왔을대 호출되는 함
|
|
|
송되면 이를 처리하기 위한 블록이 필요하게 되며 신호 파형은 그림 12와 같다. 직렬데이터는 병렬데이터와는 달리 이를 위한 카운터가 필요하다. WR(active 'L')신호가 인가되면 DATA_Decoder에 의해 직렬데이터를 처리하게 된다.
데이터가 전송되면
|
|
 |
비터비 디코더를 구현해 보기 위해 몇 날 며칠을 컴퓨터와 같이 동고동락을 한 적도 있습니다. 1. 성장과정 / 성격의 장?단점 - [지구가 폭발하여도 살아 남는 아이] / [시작과 끝을 반드시 만들어가는 강한 추진력]
2. 자신의 일생 중 가장
|
|
 |
Decoder를 통과한 instruction과 counter로 제어되는 사이클 "T1~T6"내에서 동작하도록 설계하였습니다. 동작여부를 확인하기 위해 C언어로 작성한 성적합산 프로그램을 어셈블리어로 변경하고, 다시 기계어로 번역하였습니다. 이후 직접 설계한 SRAM에
|
|
 |
담당 교수
프로젝트 명칭
2학년 2학기
디지털회로실험설계 /
이 진 교수님
로또 번호 발생기
주요 내용
◎ 목 적 : 7-Segment와 7-Segment 디코더를 이용한 번호발생회로 구현
◎ 설 명 : 7-Segment와 7-Segment 디코더를 이용하여 1~45까지의 번호를 출력하
|
|
메뉴펼치기
