|
A, B, C, D의 변화에 따른 출력 D를 측정하라.
D
C
B
A
D0
D1
D2
D3
D4
D5
D6
D7
D8
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
1
0
1
0
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
0
0
0
0
1
1
0
0
0
1
0
0
0
0
0
0
1
0
0
0
0
0
0
1
0
0
0
0
0
1
0
1
0
0
0
0
0
1
0
0
0
0
1
1
0
0
0
0
0
0
0
0
0
0
0
1
1
1
0
0
0
0
0
0
1
0
0
1
0
0
0
0
0
0
|
|
|
4152의 기능은 8개의 입력신호 중 한 신호의 반전된 신호를 출력단에 전달하는 것이다. 이는 74150과 마찬가지로 논리 기능을 만족 시킬 수 있다. 다만 넷 이하ㄴ의 변수로 국한된다. 입력선택시간은 19sec, 패키지당 소비전류는 29mA이다.
4.실험
(1)
|
|
|
시켰다 +5[V]로 연결 또는 개방시켜도 무방함) 이 후 출력 A, B, C, D 가 모두 0이 되는지 확인한다.
② 로직 펄서 2 즉 클록 펄스(Cp)를 인가하여 표 14-4를 완성하여라.
③ 그림 14-9의 비동기식 10진 카운터 실험 회로에서 로직 펄서 대신 CK 단자(핀 번
|
|
|
핀 번호 1번)에 구형파 발 진기 3 을 접속하고 발진기의 출력을 5rm[VP-P] 그 림 15-10 동기식 Modulus 5 카운터 실험회로 가 되게 한 후 1[kHz]와 100[kHz]에 대하여 2 현상 오실로스코프로 각 부분(Cp, A, B, C)의 파형을 비교 관측하여라.
<표 15-3 리플 캐리
|
|
|
전달지연시간은 평균 15nsec, 패키지당 소비전류는 평균 16mA이다.
TTL 7432 (quad 2-input OR Gate)
- 4개의 정 논리 OR 게이트는 각각 독립적으로 동작한다. 각 게이트에 있어서 두 입력중 하나라도 ‘1’상태이면 출력은‘1’상태가 되고, 입력이 모두‘
|
|
|
도 무방함). 그리고 출력 , , , 가 모두 논리 0이 되는지 확인하여라.
2) 로직 펄서(싱글 펄서) 2를 인가하여 표 17-4을 완성하여라.
그림 17-4 존슨 카운터 실험회로
표 17-4 존슨 카운터 출력상태
CP인가 수
Q4
Q3
Q2
Q1
CLR
0
0
0
0
1
0
0
0
1
2
0
0
1
1
3
0
1
1
1
4
|
|
|
과 비교한 결과 결과표와 같이 약 1%의 오차를 보였다. 물론 오차가 나게 된 이유는 각 실험계기들의 저항을 무시하고 실험을 하였기에 발생되어진 것으로 보이며 한편 오차가 적게 난 이유는 저항의 값이 워낙 상대적으로 인덕터와 커패시터
|
|
|
이 성공적으로 이루어진 것으로 보인다.
4. 참 고 자 료
① 일반물리학 / 이영재 외 9명 / 형설출판사
② 회로이론 / 김동희 외 2명 / 인터비젼
③ http://kin.naver.com/db/detail.php?d1id=11&dir_id=110202&eid=+hWU2bC6Vj38FJrRHLnNo/KgdWxwRebd&qb=ud2757/NILG8wP3AxyC5/cSi
④ htt
|
|
|
대부분 14핀과 16핀 DIP(dual in line package)인데 plastic으로 된 것과 ceramic이 일반적이면 몇몇의 TTL은 입력수가 너무 많아 24핀 DIP를 사용하는 것도 있다.
TTL의 핀 구성도
◎사용 시 유의점
- TTL IC는 출력을 단락 하거나 전압의 극성을 잠깐 동안 바꾸
|
|
|
문에 거리가 멀어질수록 등전위선의 간격이 넓어지게 된다. 그러므로 두 양극이 존재 할 때 양쪽에서 둘다 먼 곳 즉 중간지점이 가장 등전위선이 넓다는 사실을 알 수가 있었다.
4. 참 고 자 료
① 일반물리학 / 이영재 외 9명 / 형설출판사
②
|
|
메뉴펼치기
