|
그러므로, R/W 제어신호가 0으로 설정된 만큼, 데이터가 시스템으로부터 손실될 수 없다.
<비파괴 판독형 4 비트 직렬입력 직렬출력 시프트 레지스터>
이 움직임에서, 마지막 4개의 출력 비트는 가장 오른쪽에서 보여준다. R/W 제어신호가 0
|
|
|
쉬프트 레지스터
(2)직렬 입력-병렬 출력 쉬프트 레지스터
(3)병렬 입력-직렬 출력 쉬프트 레지스터
(4)병렬 입력-병렬 출력 쉬프트 레지스터
(5)병렬 로드가 가능한 양방향 쉬프트 레지스터
▣ 예비과제
(1) Latch, Flip flop 및 Register을 비교,
|
|
|
사용될 수 있습니다. 이 지연 시간은 클력 주파수를 변화시킴으로써 늘리거나 줄일 수 있습니다. 또한 데이터 비트의 자리이동을 통해 산술 및 논리연산을 수행할 수 있도록 합니다. 실험목적
실험준비물
예비과제
실험
설계 및 고찰
|
|
|
예비 보고서
1. JK F/F을 이용한 동기식 감산 16진 카운터를 설계하고 각 지점의 파형을 도시하라.
2. 리플 캐리 감산 16진 카운터를 설계하라.
SIMULATION
1. 16진 카운터
2. MOD-3 ==> 실험 값이 나오지 않음. 3번 4번도 같음.
5. 6진 카운터
6. 16진 카운
|
|
|
차이
○ 비동기식 계수기 (asynchronous counter)
● 가상실험
● 예비보고서
● 동기식 계수기
● 가상실험
● 결과 보고서
○ 비동기 계수기
○ 7진 리플 카운터 설계
○ 10진 리플 카운터 설계
●동기 계수기
●비고및 고찰
|
|
메뉴펼치기
