|
시계
회 로 도
7. 결과 및 고찰
1) CLOCK 발생기
회 로 도
symbol
=> 카운터기를 이용하여 클럭 발생기를 만들었다. 10hz를 입력하여 1hz가 나오겠금 회로를 설계하였다.in10Hz로 인해서 클럭이 들어오면 카운터가 수를 세기 시작한다. 여기서 QA는 최
|
|
|
가장 많이 사용되는 메모리 소자는 플립플롭이라고 하는 소자이며
가장 기본적인 플립플롭을 래치라고 한다 1. 래치
2. R-S플립플롭
3. D-플립플롭
4. JK-플립플롭
5. T-플립플롭
6. 동기식 카운터
7. 비동기식 카운터 BCD
8. 10진 카운터
|
|
|
|
Q. J·K플립플롭을 이용한 디지털 시계 만들기.
A. J·K플립플롭은 하나의 비트값을 지속적으로 유지시켜 주는 소자로서 이것을 이용하여 디지털 시계를 작성하였습니다.
디지털 시계를 나타내기 위하여 동기식 카운터방식을 사용하였으며, 00
|
|
|
|
t-ff을 이용하여 6진카운터 및 10진 카운터 12진 카운터를
만들어서 시계를 설계한 파일입니다.
맥스플러스를 이용하여 만들었으며,
각각의 스크린샷도 포함되어있습니다.
대학교 전기전자기초실험 기말고사 과제였으며 A+맞은 자료입니
|
|
|
시계는 시간을 맞출 수 있는 기능이 있어야 한다. 따라서 이제 시간을 설정할 수 있도록 하는 회로를 추가해 보도록 하자.
먼저 앞에서 설계한 시계 회로의 시분초를 표시하는 각 카운터는 enable 입력 Ei에 1이 들어오고 있을 때 클럭에 맞추어
|
|
 |
플립플롭(flip-flop)의 종류와 그 동작 원리를 설명하시오.
□ 레지스터와 시 <제목 차례>
? 이 자료를 구성하면서 읽어본 참고 문헌 11
? 지원자는 왜 전자공학 학술이론을 연구 개발하려하나? 1500단어 18
기술 발전과 혁신: 19
문제
|
|
메뉴펼치기
