|
Q. J·K플립플롭을 이용한 디지털 시계 만들기.
A. J·K플립플롭은 하나의 비트값을 지속적으로 유지시켜 주는 소자로서 이것을 이용하여 디지털 시계를 작성하였습니다.
디지털 시계를 나타내기 위하여 동기식 카운터방식을 사용하였으며, 00
|
|
|
II를 이용해 시뮬레이션을 구성하였다. 결과값을 분석하여보면 Q는 입력 전의 값을 의미하고, Q2는 입력 후의 값을 의미한다. 먼저 J,K에 모두 0을 입력하면 변화하지 않으므로 모두 그대로 값이 출력되다가 K에 High를 입력시켜주면 의 값이 High
|
|
|
플롭을 여러개 모아놓은 회로를 말한다.
레지스터의 구조
>n비트 레지스터는 n개의 플립플롭으로 구성되어있으며 모든 플립플롭의 클락입력은 공통으로 묶여있다.
>클락 입력(CLK)의 상승엣지 시점마다 모든 플립플롭이 동시에 입력 Ii을
|
|
|
플립플롭의 입력에 연결해주면 된다. 참고로 앞에서 설계했던 시분초들을 나타내는 각 카운터들의 Eo 출력은 자신의 카운터 값이 최대값일 때 무조건 1이 되는 것이 아니라 자신의 카운터 값이 최대값이면서 동시에 아랫자리로부터의 Ei가 1이
|
|
|
플립플롭|작성자 enly 4 - 3 수치적 연산
4-3-1 래치(latch)와 플립플롭(flip-flop)
(1) 비동기식 S-R 래치(latch)
(2) 동기식 S-R 래치와 S-R 풀리풀롭
(3) D 래치와 D 풀리풀롭
(4) J-K 풀리풀롭
(5) T 풀리풀롭
4-3-2 레지스터와 카운터
(1) 레지
|
|
 |
플립플롭(flip-flop)의 종류와 그 동작 원리를 설명하시오.
□ 레지스터와 시 <제목 차례>
? 이 자료를 구성하면서 읽어본 참고 문헌 11
? 지원자는 왜 전자공학 학술이론을 연구 개발하려하나? 1500단어 18
기술 발전과 혁신: 19
문제
|
|
메뉴펼치기
