|
5 downto 0);
hour : out std_logic_vector (4 downto 0));
end counter;
architecture beha of counter is
signal c_min : std_logic_vector (5 downto 0) :="000000";
signal c_sec : std_logic_vector (5 downto 0) :="000000";
signal c_hour : std_logic_vector (4 downto 0) :="00000";
begin
process (CLK, r
|
- 페이지 7페이지
- 가격 1,000원
- 등록일 2005.10.12
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
시분초들을 나타내는 각 카운터들의 Eo 출력은 자신의 카운터 값이 최대값일 때 무조건 1이 되는 것이 아니라 자신의 카운터 값이 최대값이면서 동시에 아랫자리로부터의 Ei가 1이 입력될 때 Eo 출력이 1이 되도록 설계하였고, 또한 아랫자리 플
|
- 페이지 10페이지
- 가격 2,000원
- 등록일 2010.03.15
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|