|
w : Increment by : 1 Multiplied by : 5
clk : Increment by : 1 Multiplied by : 1
☞ 이 그래프는 switch의 간격을 500㎱로 늘인 경우를 나타낸다. 0㎱～500㎱까지는 switch가 ‘0’에 있으므로 downcount에 해당되어 c_out값을 보면 clk의 상승에지에서 c_out 값이 감소되어 감
|
|
|
카운터 계수 동작표
클록 펄스(Cp)
D
C
B
A
0
1
2
3
4
5
6
7
8
9
10`
10
11
0
0
0
0
0
0
0
0
1
1
1
0
0
0
0
0
0
1
1
1
1
0
0
0
0
0
0
0
1
1
0
0
1
1
0
0
1
0
0
0
1
0
1
0
1
0
1
0
1
0
0
1
2. VHDL로 구현한 프로그램 code
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_unsigned.all;
entity counter
|
|
|
카운터를 이용하여 시계의 원리를 이용하여 디지털 시계를 직접 구현해 보았다. 자세히 말하면 카운터를 통해 1초씩 증가하여 60초에서 1초로 넘어가는 순간 1분으로 넘어가고, 60분에서 1분으로 넘어가는 순간, 1시간이 넘어가는 과정을 구현
|
|
 |
ASIC, 2001 Page(s): 514 -517
[8] Yong-Sun Na, Oh-Kyong Kwon, \"A single chip driver system for 1.2inch Organic Electro-Luminescent display\" IEEE Transactions on Consumer Electronics,, Volume: 48 Issue: 2 ,May 2002 Page(s): 220 -228
[9] Shaozhen Xiong, Weiliang Xie, Ying Zhao, Jungsong Wang, EnFeng
|
|
메뉴펼치기
