• 통합검색
  • 대학레포트
  • 논문
  • 기업신용보고서
  • 취업자료
  • 파워포인트배경
  • 서식

전문지식 993건

 
  • 페이지 7페이지
  • 가격 1,300원
  • 등록일 2009.06.20
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
기반으로 하여 회로를 설계해도 별 무리가 없겠다. 3. 반전 증폭기 P-spice 시뮬레이션 수행 결과 회로도 - 시뮬레이션 결과 값:Run to Time :10ms 1. 실험 목적 2. 관련 이론 3. 반전 증폭기 P-spice 시뮬레이션 수행 결과 4. 시뮬레이션 결과
  • 페이지 5페이지
  • 가격 1,200원
  • 등록일 2008.12.14
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
이유를 생각해 보자. ⑦ 저항과을 값을 달리하여 실험을 하고 각각의 입력파형과 출력파형을 그리고 전압이득을 구해본다. ● 비반전증폭기 ① OP amp의 작동을 위해서 OP amp 에와를 걸어준다. ② 그림13-7의 반전증폭기 실험회로와 같이 비반전
  • 페이지 5페이지
  • 가격 800원
  • 등록일 2010.01.05
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
실험을 통하여 확인할 수 있을 것 이다. 실험도구 OP-amp, 회로판, 전선, 파워 서플라이 (입력전압 2개짜리) 실험방법 ① 회로판에 OP-AMP 회로를 구성한다. 여기서 이번 실험은 반전증폭기회로와 비반전증폭기회로를 구성한 다. ② 파워서플라이
  • 페이지 8페이지
  • 가격 1,500원
  • 등록일 2010.05.11
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
 형 연산 증폭기 회로 실험 순서 1. 반전 증폭기 2. 비반전 증폭기 3. 단위이득 플로어(unity-gain follower) 4. 가산 증폭기(Summing amplifier) 5. 분석및 고찰
  • 페이지 4페이지
  • 가격 1,000원
  • 등록일 2015.01.27
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음

논문 1건

회로의 단락을 방지하기 위하여 저압형 인버터에서는 반드시 사용되어야 할 부분이다. 이를 위해 컴퍼레이터를 통해 생성된 구형파의 신호에 RC시정수를 두어 두 신호를 AND시킴으로 해서 데드타임을 주었다. 본 실험에서는 약 4μ[sec]의 데드
  • 페이지 17페이지
  • 가격 10,000원
  • 발행일 2009.04.17
  • 파일종류 한글(hwp)
  • 발행기관
  • 저자

취업자료 1건

회로 분석 능력과 현장 중심의 문제 해결 경험입니다. 군 복무 기간 동안 RF 송신기, 통신 증폭기, 전력 변환 장비 등 다양한 고주파 전자장비를 운용하고 점검했습니다. 특히 정기 점검 시 단순 점검표 확인을 넘어, 실제 장비 내 회로 흐름과
  • 가격 2,500원
  • 등록일 2025.04.13
  • 파일종류 한글(hwp)
  • 직종구분 전문직
top