|
실험-청문각
Google검색 Ⅰ. FILP-FLOP 특성 조사
Ⅱ. FIPLP-FLOP 실험
- 초기 전원 인가 후 출력상태
- 입출력 전압의 1/0, H/L 전압 범위
- 출력 전압 값에 영향을 미치는 요소
- 정상적인 동작을 하는 전압 범위와 전류
Ⅲ. 실험 회로
|
- 페이지 8페이지
- 가격 1,300원
- 등록일 2012.12.21
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
실험회로 2 결과
74LS76 IC의 JK Flip-Flop을 이용하여 T Filp-Flop으로 변환한 회로의 동작을 확인하라.
회로도
시뮬레이션
표
T
Q(t)
Q(t+1)
1
4.519(그림 2_1)
0.047(그림 2_2)
0
4.446(그림 2_3)
4.462(그림 2_4)
F/F은 기억 소자라서 시간에 따라 값이 변한다. 위 표는
|
- 페이지 12페이지
- 가격 1,000원
- 등록일 2006.05.31
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험, 이영훈 저, 상학당.
- 전자통신전공실험, 김인태 저, 상학당.
- Electronic Fumdamentals & Applications, Englewood Cliffs, Ryder John D 저.
1. HD74HC00P(Quad. 2-input NAND Gates)
2. HD74LS76AP(Dual J-K Flip-Flops (with Preset and Clear))
3. SN74LS47N(BCD to 7-Segment Decoder/Drive)
4. FND507(
|
- 페이지 15페이지
- 가격 2,300원
- 등록일 2012.04.01
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
ch with Enable Truth Table
Input
output
S = sw3 R = sw2 Enable = sw1
Q = L1
Q = L2
0
0
0
0
0
0
1
1
1
0
0
0
1
1
1
0
0
0
0
1
0
0
1
0
0
1
0
1
1
1
1
0
0
0
1
1
0
0
0
0
1
1
1
0
0
c. Enable sw1의 역할을 실험 데이터를 통해 설명하라.
Edge Triggered D Filp-flop with Preset and Clear
디지털 회로에서 종종
|
- 페이지 9페이지
- 가격 1,300원
- 등록일 2006.03.20
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|