|
회로에 낮은 전류를 흘려보내게 될 것이라 생각한다.
저항과 전압원을 이용하여 등가회로를 그려보면, 다음과 같이 나온다. 전지는 전류가 흐르지 않으면 내부저항에 따른 전압강하는 생기지 않는다. 전지의 내부저항 에서 에너지가 소모되
|
|
|
을 제거하고 (즉 short 시킨 후) Multi-meter를 이용하여 단자 사이의 저항을 측정한다.
⑥ 가 와 일치하는 지 확인해 본다.
(1) [그림 2]의 회로를 결선하시오. 여기에서 는 4.1의 회로와 같은 값을 선택한다.
(2) 단자 사이의 전압을 측정한다.
: 이론
|
|
|
b-c 사이의 저항을 측정한다.(, 를 각각 측정한다.)
⑨ 가변저항의 저항이 정도 되도록 조절한다. Multi-meter를 이용해, 먼저 의 값을 측정한 뒤, 이 되도록 조절한다. 이때 , 를 측정, 기록한다.
⑩ Bread board에 조절한 가변저항을 이용하여 , 가 병
|
|
|
(3) 측정값과 이론값의 오차는 Digital Multimeter의 내부저항 때문에 발생한다. 즉 전압을 측정하기 위해 multimeter(전압측정)를 병렬로 연결하면 내부저항이 병렬로 연결된 것과 같은 효과가 있기 때문이다. 내부저항을 라고 할 때 (2)의 결과를 이용
|
|
|
기와 oscilloscope, 1kΩ 저항과 0.1uF capacitor를 준비한다.
② bread board에 다음과 같이 회로를 결선한다.
③ 함수발생기를 이용해, 진폭이 1V이고, 주파수는 1kHz인 전압을 회로에 인가한다.
④ 함수발생기의 주파수를 조절하여, 가 되도록 한다. (이때
|
|
|
33V
측정값
3.3303V
3.3405V
3.3414V
오차율
0%
0.2%
0.8%
각 저항의 공정상의 오차로 정확히 이 아니어도 결과의 오차율이 매우 작은 이유는 바로 각 저항 값의 비를 계산해 보았을 때 거의 비슷하기 때문이다. 이는 저항 값은 작아졌지만 대신 세 개의
|
|
|
전되는 시간이고, 회로에 전압을 빼 줄 때의 지연 시간은 소자에 전자가 충전되는 시간이다. 반도체에 전자가 유기되어 채널을 형성하고 문턱 전압에 도달하는데 걸리는 시간(0에서 Vth까지 걸리는 시간)과 전자가 방전되어 문턱 전압보다 낮
|
|
|
-이미터 측의 도핑농도를 컬렉터측에 비해 훨씬 높게 만든다
-이미터와 베이스 사이의 결핍층 두께는 컬렉터와 베이스 사이보다 좁다
참고문헌
-http://asic.postech.ac.kr/3.Class/1.Classes/EECE232/exp/2/exp2.pdf
-전자회로, 한건희
-http://cad.yonsei.ac.kr/
|
|
|
uad 2 Input OR gate (74LS32) 5개
- Quad 2 Input XOR gate (74LS86) 2개
- 4-bit binary adder(74LS83) 1개
- LED 10개
- Toggle switch 15개
- 점퍼선 다수
3. 설계실습 계획서
(1) 전가산기에 대한 진리표를 작성하라.
A
B
Cin
S
Cout
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
|
|
|
출력이 오른쪽으로 shift 됨
5
H
H
H
a
b
c
d
핀 A,B,C,D 에 각가 들어간 입력이 QA,QB,QC,QD로 각각 출력됨
(3) ULN2003AN IC의 data cheet을 인터넷에서 찾아서 계획서에 첨부하시오. Data sheet을 바탕으로 2개의 BJT와 3개의 저항으로 이루어진 각 Darlington Pair의
|
|
메뉴펼치기
