|
ND(곱형태)의 OR(합) 꼴이다.
- e에 관한 최소식 및 게이트 형태. ba
dc
00
01
11
10
00
1
0
0
1
01
0
0
0
1
11
X
X
X
X
10
1
0
X
X
최소식 : e = A`B + A`C'
AND(곱형태)의 OR(합) 꼴이다.
- f에 관한 최소식 및 게이트 형태. ba
dc
00
01
11
10
00
1
0
0
0
01
1
1
0
1
11
X
X
X
X
10
1
1
X
X
최
|
|
|
험 방법1) 다음 그림의 회로를 구성하고, 진리표를 구하여 표로부터 D0 D3의 논리식을 AB로 나타내어라.
2) 다음은 7-segment의 진리치표이다. 회로를 구성하여 7-segment LED를 구동 확인하고 0 9숫자의 논리식을 표시하라.3) 세 번째 실험은 이번 실험
|
|
|
한쪽으로 묶어서 사용하여야 한다. - 멀티미터기 : 전압, 전류, 저항 값등을 측정하는 장치. - 브레드보드판 : 가로, 세로로 전류가 통할 수 있게 미리 만들어 놓은 판으로써 원리를 알면 좀 더 빠르게 측정 할 수 있도록 도와준다.
이번 실험은
|
|
|
서 처음 Low값을 출력, 그 이후에 80.0~150.0ns까지 High값을 출력.
Y1의 경우 - 10.0~20.0ns에서 처음 Low값을 출력, 그 이후에 20.0~90.0ns까지 High값을 출력.
Y2의 경우 - 50.0~60.0ns에서 처음 Low값을 출력, 그 이후에 60.0~130.0ns까지 High값을 출력.
Y3의 경우 - 30.0
|
|
|
험이었다. 특히 이번 실험에서는 회로가 복잡하여 진리표대로 값이 나오질 않아 고생을 많이 한 실험이었다. 물론 속도 면에서는 실험 1,2장보다는 빠르게 진행할 수 있었지만, 한 번 회로가 잘못 구성되어지면 수정하는 데 골머리를 앓아야
|
|
|
유로는 반도체 소자의 경우 정전기와 같은 것들에 굉장히 약하다고 한다. 아마 이 부분에서도 결과 값에 오차를 생기게 하는 원인이 되는 것 같다. 그리고 실험 2와 실험 5-(b)의 결과를 보면 다른 실험들에 비해 오차값이 조금 더 커지는 것을
|
|
|
볼 수 있다. 세 번째 이유로는 저항들끼리 겹쳐져서 합선되는 경우였다. 이 부분에 대해서는 나중에 해결을 하였지만, 그래도 결과가 제대로 나오진 않았다. 네 번째 이유로는 7-Segment LED 장치의 자체적인 문제로 볼 수 있는데, 이번 실험에서
|
|
|
었을 수도 있었을 텐데 라는 생각이 많이 드는 설계였다. 결과가 제대로 나오지 않고, 시간도 너무 부족했던, 그리고 여러 가지가 아쉬웠던 설계였으므로, 다음 설계(뿐만 아니라 다음 실험들도)부터는 최대한 만족스러운 결과가 나오기 위해
|
|
|
지만 조교님께서 다른 회로 사진을 구해서 설계를 구성하라고 하셔서 인터넷에 Positive Edge Triggered Master-Slave D Flip-Flop를 검색하여 회로를 찾아 설계에 임하였다. 다행히 예비보고서를 다시 작성하지 않아도 된다고 하셔서 큰 부담 없이 설계를
|
|
|
했었더라면, 이 정도로 실패하는 설계가 아니었을 것이다. 결과가 제대로 나오지 않고, 시간도 너무 부족했던, 그리고 여러 가지가 아쉬웠던 설계였으므로, 다음 설계(뿐만 아니라 다음 실험들도)부터는 최대한 만족스러운 결과가 나오기 위
|
|
메뉴펼치기
