|
전압, 전류의 관계를 이해하고 옴의 법칙을 적용하는 데 중점을 두었다. 또한, 직렬 및 병렬 회로에서의 측정 방법과 각 회로에서의 전압 및 전류 분배를 확인하였다. 실습 중 발생했던 오류와 그로 인한 결과에 대해서도 분석하였고, 측정 결
|
|
|
회로들의 등 가회로를 만들어 보았다. 그 결과 반올림으로 인한 약간의 오차만이 발생지만 실험값과 키르히호프 를 이용한 계산 값이 거의 일치하였다. 이 실험을 토대로 키르히호프의 전류법칙과 전압법칙, 전압 과 전류의 분배법칙으로 등
|
|
|
.
그림 6 회로는 분압법칙을 적용하면
가 된다.
1.실험 목적
2.이론
a. 분류기
b. 배율기
c. 함수발생기
d. DC Power Supply
e. Decade Resistor Box
f. 부하효과 (Loading Effects)
3.예비보고서 문제
4.실험과정
5.실험결과
6.고찰
7.결론
|
|
|
회로도
(1) 공통 소스 증폭기 (Common source Amplifier)
[회로 해석]
(2) 공통 드레인 증폭기 (Common Drain Amplifier)
(3) 공통 게이트 증폭기 (Common Gate Amplifier)
4. 시뮬레이션 결과
(1) 공통 소스 증폭기 (Common source Amplifier)
(2) 공통 드레인 증폭기 (Common Drain Amp
|
|
|
회로의 성능을 극대화하고, 실제 응용에서 높은 신뢰성을 확보할 수 있다.
10. 결론 및 향후 연구 방향
JFET 바이어스 회로 설계의 기초와 실제 적용 사례를 분석한 결과, JFET의 특성과 바이어스 조건이 회로 성능에 미치는 영향에 대해 명확히
|
|
|
전압값을 측정하여 표 7.3에 기록하라.
8) 표 7.3의 계산값을 표 7.1과 표 7.2 및 중첩의 정리를 이용하여 계산하라.
4. 예상 결과
1) 만 인가된 경우 , , 의 전류
2) 만 인가된 경우 , , 의 전압
3) 만 인가된 경우 , , 의 전류
4) 만 인가된 경우 , , 의 전
|
|
|
회로의 입력 A,B에 <표 2-3>과 같은 전압을 인가한 후 각각의 출력 Z1,Z2를 측정하고 기록하시오. 또한 이 결과가 부울대수의 [공리2],[공리3]과 일치하는지를 설명하시오.
(a) (b)
[그림2-4]
입 력
출 력
A
B
Z1
Z2
0
0
0
0
0
5
5
0
5
0
5
0
5
5
5
5
<표 2-3>
|
|
|
전압 VL을 측정하였다. 전압 분배의 법칙으로 인하여 부하 저항이 커질수록 전압 VL도 점점 커졌고 측정된 VL과 RL을 이용하여 PL 값을 계산한 결과 예상대로 RC = RL, 즉 가변저항이 내부저항과 값이 같을 때 가장 큰 전력수치가 나왔다. 그리고 이
|
|
|
, 키르히호프의 전압법칙이 성립했다.
- 크기가 큰 저항에 많은 전압이 인가되는 것을 확인해 전압 분배 법칙을 정확히 알수 있었다. 1. 실험 제목
2. 실험 목적
3. 관련 이론
4. 실험 기기 및 재료
5. 실험방법
6. 실험결과
7. 결론 및 고찰
|
|
|
>
<http://blue.snut.ac.kr/~hldo>
<http://www.ecircuitcenter.com/Circuits/opwien/opwien.htm>
<http://en.wikipedia.org/wiki/Wien_bridge_oscillator> 1. 실험목표
2. 기본이론
3. 사용기기와 부품
4. 실험내용과 방법
5. 데이터 분석 및 결과
6. 참고
|
|
메뉴펼치기
