|
전압분할 회로(무부하)
실험 18. 부하를 갖는 전압분할 회로
실험 19. 전압분할 및 전류분할 회로 설계
실험 16. 키르히호프 전압법칙(단일전원)
실험 17. 키르히호프 전류법칙
실험 21. 최대 전력전송
실험 22. 망로(網路)전류를 이용한 망로해
|
|
|
회로의 전류도 변화하게 되며 정확한 실험 결과를 얻을 수 없기 때문이다.
5. 결론
공진주파수는 식 을 실험을 통해 확인하였다. 또한 공진주파수보다 주파수가 크거나 작아지면 저항에 걸리는 전압은 감소함을 실험을 통해 확인하였다.
6. 참
|
|
|
판단하였다. 그리고 가산증폭기에서는 실제로 그 값이 더해져서 나온다는 것을 볼 수 있었다. 선형 연산 증폭기 회로
1. 실험 결과 데이터
1)반전증폭기
2)비반전 증폭기
3)단위 이득 폴로워
4)가산 증폭기
2. 실험 결과 및 검토
|
|
|
점점 축척이 되고, flash switch를 닫았을 때, 그 축적된 에너지가 방출이 되는 것이다. 그럼으로써, 짧은 시간동안에 큰 전압을 발생시킬 수 있는 것이다.
3. Reference
-Principles of Physics
-회로실험 교재 1.실험결과
2. 토의
3. Reference
|
|
|
결과 값을 얻을 수 있었다.
- 위의 회로에서 입력주파수를 바꿔가며 입력전압, 출력전압을 측정한 후 다음의 표를 완성했다.
입력주파수
(Hz)
입력전압
(Vin)
출력전압
(Vout)
전압이득
(Av=Vo/Vi)
dB 이득
(20logAv)
15000
1.06v
1.38v
1.304
2.28
10000
1.04v
1.18v
1.1
|
|
|
전압이면 B점이 C점에 대하여 (-)전압이고 반대로 A점이 C점에 대하여 (-)이면 B점이 C점에 대하여(+) 극성을 띄게 된다. 결과적으로 각 다이오드의 양극에 인가된 전압은 같지만 극성은 반대를 띄게 된다.
<그림 3-1. 전파정류기 회로>
그림 3-1
|
|
|
결과 값의 좌 정렬
0～Vcc ADC 입력 전압 범위
선택 가능한 2.56V의 ADC 레퍼런스 전압
Free running 또는 Single Conversion Mode
ADC 변환 완료 인터럽트
Sleep Mode Noise Canceler
2. 전압계
우선 차동증폭회로는 노이즈 제거회로를 거쳐 두 번의 반전증폭을 거친
|
|
|
회로 일부를 형성하고 있을 때 선간전압과 상전류는 대칭이 된다. 선전류 가 되며, 순서를 abc라 하면, 이 된다. 따라서 대칭 Δ부하에서 선전류는 상전류에 비해 배 만큼 크고 위상은 항상 30 뒤진다는 것을 실험을 통해 확인할 수 있었다. 위의
|
|
|
회로도
- 그림 1-3의 회로처럼 PSpice 시뮬레이션 회로를 구성해줍니다.
- 전압의 변화에 따른 전류 변화 그래프를 구해야 하므로 전압의 변화에 대한 그래프를 그려야 하므로, DC Sweep Type을 이용해줍니다.
4-1. PSpice 시뮬레이션 결과
5. 실제 실험
|
|
|
결과와 같이 경보기가 동작을 하게 된다. 두 번째는 그림 2와 같이 포토 인터럽터의 2차 측과 병렬로 램프와 저항을 연결하고 SSR의 DC 전압 입력부분은 빛 검출 회로의 DC 입력 측과 Transistor의 Collector에 각각 연결하고 AC 부하 측에는 경광등을
|
|
메뉴펼치기
