|
회로에서 차단 주파수보다 큰 주파수의 값들에서 전압이득은 얼마나 빨리 감소하는가? 이 결과를 표 5-3의 데이터와 비교하라.
(4번 문제 중복)
f (Hz)
오실로스코프 결과
PSpice를 통한 시뮬레이션
Vin (V)
Vout (V)
이득 A (V/V)
A dB (dB)
이득 A (V/V)
A dB (d
|
|
|
전압을 이용하여 공통모드 전압이득은 아래의 계산과 같다.
3-2)
공통모드 전압 이득의 계산결과 임을 알 수 있다.
4) 차동모드 이득 계산
위 그림 6을 이용하여 차동모드 회로의 출력전압을 계산해보면 아래 4-1)과 같다.
4-1) ,()
, ()
차동모드반
|
|
|
. 유의할 것은 축전기에서의 전압과 전류의 위상이 같지 않다는 것이다. 축전기에서 전류는 전압보다 90° 앞선다. 따라서 전압이 sine 함수인 경우 전류는 cosine 함수이다. 1. 관련 이론
2. 실험 결과
3. 결론 및 discussion
4. 실험 결과
|
|
|
회로가 아닌 실제 회로 구성에 따른 저항 등으로 인해 발생하 오차이므로, 실험 결과 시뮬레이션 결과와 거의 일치하며 시뮬레이션의 결과를 만족함을 알 수 있었다. 미분기의 경우, 출력전압과 입력 전압 사이의 관계식 을 실험을 통하여 증
|
|
|
전압을 조절한다.
5. 제너 다이오드는 순방향일 때 일반적인 다이오드의 문턱전압과 같고 역방향 제너 전압이 10V이기 때문에 회로 연결이 방향에 유의하지 않으면 전혀 다른 결과가 나타날 수 있다
6. 발광 다이오드에 큰 전압을 가하게되면,
|
|
|
전압원은 (단락회로)로, 전류원은 (개방회로)로 대치한다.
-------------------------------------------------------------------- [예비 Report] -2 pages
1. 실험 목적
2. 실험 기구
3. 배경 이론
- 중첩의 정리, 가역정리
[결과 Report]- 3 pages
1. 실험 결과 Data 및
|
|
|
결과를 보였으므로, 증폭기의 전원이 15V라서 증폭된 출력전압이 15V를 넘지 못한다는 사실을 감안하면 실험은 정확하게 이루어졌다.
실험의 여건과 시간이 주어진다면, 이론적으로 공부한 연산증폭기를 사용한 가산기를 통해 부궤환 회로를
|
|
|
결과와 비교한다.
⑧ 과 , 에 걸리는 전압의 위상차 를 계산한다.
⑨ 알려진 과 , 의 값과 그래프를 이용해 구한 결과와 비교한다.
8. 결론 및 검토
이번 실험은 저항, 코일(inductor) 및 콘덴서(capacitor)로 구성된 교류회로에서 전압과 전류의 특성
|
|
|
전압이 입력되어야 NMOS 혹은 PMOS의 상태가 on/off 된다는 특성이 있어 입력 전압을 변화시키며 출력 파형을 확인한 결과 input이 2V가 넘어가는 시점부터 출력 전압이 반전되어 나오는 것을 확인할 수 있었다.
6. 참고문헌
[1] 대학전자회로 실험, 1
|
|
|
결과만을 표현하기 때문에 한계성을 갖고 있기는 마찬가지다.
참고문헌
강훈(2007) : 철도·항공·해양 자동화 및 전자 제어 시스템 기술, 대한전자공학회
류지열(2011) : 고주파 집적 회로를 위한 프로그램 가능한 보상 회로, SK그룹
이상관 외 1
|
|
메뉴펼치기
