|
회로는 “연산교류적분기”의 회로로써, 입력오프셋 전압과 입력오프셋 전류의 영향으로 인해 출력전압이 포화될수 있으므로 이러한 직류 성분에 대해 이득을 제한한다. 미분기
-연산증폭기를 사용한 미분기의 간단한 회로-이상적인 반
|
|
|
RL회로 결과
데이터 그래프 2. RL회로 결과
데이터 그래프 2. RL회로 결과
데이터 그래프 4. RL회로 결과
데이터 그래프 5. RL회로 결과
데이터 그래프 6. RL회로 결과 1. 실험 목적 및 이론
2. 실험 방법 및 순서
3. 실험 결과
4. 질문과 답
5. 고찰
|
|
|
같이 증가함에 따라 증가함을 알아볼 수 있었다. 또 이 감소함에 따라서 전압이득이 감소함을 알 수 있는데, 이는 = 으로 의 감소로 인해 값이 작아지고 전압이득은 이기 때문에 전압이득이 감소하였다. 1. 실험결과
2. 검토 및 고찰
|
|
|
결과가 달라질 것이다. 측정할 수 있는 최대 전류를 20mA로 multimeter를 설정해 놓고 위 실험을 반복하라
3. 등가회로
목적 : 등가회로에서의 테브닌 /노튼 전압 및 저항을 측정하는 방법을 알아보고 회로를 구성하여 전압과 저항값을 달리하여 측
|
|
|
이 된다.
6. 참고문헌
- 기초전자실험 with PSpice
P. 272 - 285 1. 실험 목표
2. 관련이론
2-1 기초 이론
2-2 소개
3. PSpice 시뮬레이션
3-1 PSpice 시뮬레이션 회로
3-2 PSpice 시뮬레이션 결과
4. 느낀점
5. 유의사항
6. 참고문헌
|
|
|
약 1V가 나왔고 7400 TTL 2개의 게이트에서 입력단과 출력단의 전위차가 1V가 측정되는 것을 알 수 있었다. 실험 7. 디지털 게이트의 전기적 특성
1. 목적
2. 이론적 배경
3. 사용 장비 및 부품
4. 실험 방법
5. 예비 보고 사항
6. 결과 보고서
|
|
|
, 출력전압 cos파
3. 분석
RC 직렬 회로에서 R과 C순으로 회로를 꾸미고 10kHz의 10V 전압을 주고 나온 결과 그래프입니다. 이 경우에는 저항 양단에 걸리는 전압이 매우 커서 입력 전압과 거의 같게 됩니다. 그래서 출력 전압인 커패시터 양단의 전
|
|
|
전압보다 57.86 더 빠르다
16.07us 만큼 인덕터 전압이 전원전압보다 빠르다
3.9 위의 결과를 실험으로 확인 하려한다. (a) 입력전압과 출력전압을 scope에서 동시에 관찰하려면 어떻게 연결해야 하는가? 연결상태를 그리고 설명 하라.
위의 회로를
|
|
|
전압(V)를 측정하는 것이 아니면 오차는 없을 것 같다.
결과 및 토론
이번 실험에서는 무효 BCD-코드 감지기에 대한 진리표를 작성하고 또한 카르노맵을 이용하여 표현식을 간소화, 다시 간소화된 표현식을 구현한 후 회로를 구성하는 실험이
|
|
|
Iout1 + Iout2 + Iout3 + … + Ioutk
즉, ∑Iin = ∑Iout (유입전류의 총합 = 유출전류의 총합) 이다. ① 저항기의 측정 저항값
② 키르히호프의 전압법칙 입증 실험
③ 키르히호프의 전류법칙 입증 실험
④ 지정된 조건을 만족하는 회로의 설계
|
|
메뉴펼치기
