• 통합검색
  • 대학레포트
  • 논문
  • 기업신용보고서
  • 취업자료
  • 파워포인트배경
  • 서식

전문지식 2,865건

입력 신호, Q1 신호, Q2 신호의 파형을 함께 그리시오. 비동기식 4진 카운터 회로도 비동기식 4진 카운터 simulation 파형 빨간색 파형이 Q1, 파란색 파형이 Q2이다. 74LS73칩은 falling edge에서 값이 변하므로 Q1,Q2값은 00->01->10->11->00 .. 반복함을
  • 페이지 4페이지
  • 가격 800원
  • 등록일 2013.11.30
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
정, 기록하고 그 결과를 3.3(b)의 SPICE결과와 함께 그래프로 그려서 제출하라. 주파수 입력전압 출력전압 DB 주파수 입력전압 출력전압 DB 10 ㎐ 10 mV 20 mV 6 100 ㎑ 8 mV 450 mV 35.0 100 ㎐ 10 mV 50 mV 13.9 300 ㎑ 7 mV 210 mV 29.5 1 ㎑ 12 mV 200 mV 24.4 1 ㎒ 5.5 mV 90 mV 2
  • 페이지 6페이지
  • 가격 1,300원
  • 등록일 2013.07.10
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
f : 12.5 kHz PWM 제어 회로도 Simulation 파형 주파수는 1/f 이고, 스위칭 주파수가 12.5kHz 이므로 출력파형의 주기는 대략 80ms 가 나와야 한다. 회로 simulation 결과 주기가 대략 80ms 임을 관측할 수 있다. (2) PWM 제어 회로와 Buck Converter 회로를 이용하여
  • 페이지 4페이지
  • 가격 1,300원
  • 등록일 2014.04.15
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
마찮가지로 우리가 원하던 값에 도달하지 못했다. ▣ 3.6 Degeneration R, Coupling C, Bypass C의 역할에 대해 서술하라. 설계한 회로에서 Bypass C의 유무에 따른 출력전압을 그래프로 그리고 차이점을 서술하라. Degeneration Resister 증폭기 성능의 변화를
  • 페이지 4페이지
  • 가격 1,300원
  • 등록일 2014.04.15
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
따라 HPF를 통과하여 Op-Amp를 거쳐 10000배 증폭된 후LED로 신호가 들어가 불이 들어오도록 설계하였다. 그리고 회로의 안정성을 위해 Pull-down Resistor로 R3을 달았다. (4) (1)~(3)의 회로를 종합하여 인체의 저촉을 감지할 수 있는 회로를 설계하시오.
  • 페이지 3페이지
  • 가격 1,300원
  • 등록일 2014.04.15
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 (2) Karnaugh 맵을 이용하여 간소화 된 Sum of product 또는 Product of sum 형태의 불리언 식을 구하여라. S Cout AB Cin 00 01 11 10 0 0 1 0 1 1 1 0 1 0 AB Cin 00 01 11 10 0 0 0 1 0 1 0 1 1 1 Karnaugh 맵을 이용한 간략화가
  • 페이지 4페이지
  • 가격 1,300원
  • 등록일 2014.04.15
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
0으로 변할 때)가 입력 전압이 1에서 0으로 변할 때(출력 전압이 0에서 1로 변할 때)보다 지연 시간이 더 길다. (4) 게이트를 사용하여 만든 2x4 디코더의 기능에 대해 설명하고, 그 정의에 따라 진리표를 만들고, 2x4 회로도를 설계하라. 디코더는
  • 페이지 3페이지
  • 가격 1,300원
  • 등록일 2014.04.15
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
11 10 00 0 0 0 0 01 0 1 1 0 11 0 1 1 1 10 0 1 0 1 00 01 11 10 00 0 1 0 0 01 0 1 0 0 11 1 1 1 1 10 0 0 0 0 00 01 11 10 00 0 0 0 1 01 0 0 0 1 11 1 0 1 0 10 1 0 1 0 00 01 11 10 00 0 0 1 1 01 0 0 1 1 11 1 0 1 1 10 1 0 1 1 00 01 11 10 00 0 1 1 1 01 0 1 1 0 11 0 0 1 0 10 0 0 1 0 00 01 11 10 00 1 0 0 1 01
  • 페이지 3페이지
  • 가격 1,300원
  • 등록일 2014.04.15
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
ster는 R과 S의 입력을 받아 클락 신호가 1일 때 출력 P를 출력시킨다. Slave는 P와 의 클락신호가 0으로 될 때 입력을 받아 Q를 출력시킨다. 최종 출력 Q가 master의 입력으로 귀환 될 때는 이미 클락신호가 0이므로 toggle을 방지하게 된다. (2) TTL 74LS73
  • 페이지 4페이지
  • 가격 1,300원
  • 등록일 2014.04.15
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
리시오. 단, CLK 입력에 클럭 입력 대신 버튼 스위치를 연결하여 버튼을 누를 때마다 카운트가 증가하도록 설계하시오. 또한, Q1, Q2, Q3출력 신호에 LED를 연결하여 카운터의 상태에 따라 LED에 불이 들어오도록 회로도를 그리시오. 8진 비동기 카
  • 페이지 3페이지
  • 가격 1,300원
  • 등록일 2014.04.15
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
top