|
9-3]에 기록하시오.
- 예비 보고서 때와는 다르게 RD 저항을 short 시키지 않고 100ohm의 값을 주어서 실험을 진행하였다. 다음의 회로는 브레드 보드에 구성한 본 실험의 회로도의 모습이다. 1. 실험 과정 및 결과
2. 실험 결론 및 분석●고찰
|
|
|
2V/V 이상의 전압 이득을 갖는 차동 증폭 회로를 설계하시오.
- 실험을 시작하기 앞서서 사용할 저항들의 실제 측정값들을 멀티미터를 통해서 측정해보았다.
그 모습은 다음과 같았다. 1. 실험 과정 및 결과
2. 실험 결론 및 분석●고찰
|
|
|
결과
◎ 사용한 기자재 및 부품 : DC 파워 서플라이, 디지털 멀티미터, 오실로스코프, 함수 발생기, 2N7000(NMOS) 4개, FQP17P10(PMOS) 2개, 브레드 보드, 전선, 저항 200kohm 1개 등.
2. 실험 결론 및 분석●고찰
(6) 능동 부하 차동 증폭 회로를 구성하
|
|
|
1. 실험 과정 및 결과
◎ 사용한 기자재 및 부품 : DC 파워 서플라이, 디지털 멀티미터, 오실로스코프, 함수 발생기, 2N7000(NMOS) 1개, 브레드 보드, 전선, 2.4kohm 저항 1개, 22kohm 저항 2개 등.
- 실험을 시작하기 앞서서 사용할 저항들의 실제 측정
|
|
|
양단에는 항상 일정한 제너 전압 VZ가 유지 된다는 점이다. Vz는 1.8 ~ 수백[V]이고, 전력소비는 500mW ~ 50W이다.
제너다이오드의 기호는 옆의 그림과 같다.
Pspice simulation
Pspice로 회로는 그려봤는데 시뮬레이션은 어떻게 하는지 모르겠습니다.
|
|
|
회로는 잘 쓰이지 않는다.
이론
- 전압분배기 바이어스 회로 해석
이므로 이다. 입력 측에서 KVL을 적용하면
부하선의 방정식으로 직선을 그려 동작점을 결정할 수 있다.
PSpice 모의실험 12-1
드레인-소스 전압
답 : 2.235V
2. 게이트-소스 전압
답 :
|
|
|
법칙
https://namu.wiki/w/%ED%82%A4%EB%A5%B4%ED%9E%88%ED%98%B8%ED%94%84%EC%9D%98%20%EB%B2%95%EC%B9%99
AND게이트
https://ko.wikipedia.org/wiki/%EB%85%BC%EB%A6%AC_%ED%9A%8C%EB%A1%9C
http://minhaep.tistory.com/35 제목
실험 목적
실험 장비
이론
출처
|
|
|
Spice 모의실험 11-1
2. 이 회로의 를 계산하라.
이론
3. 이 회로의 상대적인 안정도를 계산하라.
상대적인 안정도 : ,
4. 회로 설계가 기준을 만족하는가?
만족한다.
PSpice 모의실험 11-2
2. 이 회로의 를 계산하라.
3. 이 회로의 상대적인 안정도를 계
|
|
|
전자통신연구회 편, 『전자통신기초실험』, 도서출판 상학당, 2009, pp43-47.
네이버 백과, 검색어|등가회로, http://100.naver.com/100.nhn?docid=52029
네이버 지식인, 답변자|angelo83, 답변일자|2007.10.04, http://kin.naver.com/detail/detail.php?d1id=11&dir_id=110209&docid=46922
|
|
|
음수 volt를 나타내주기 때문이다. 또 두 번째 실험에서도 탄소막대저항을 사용했기 때문에 오차가 생길 수 있다.
3. 참고문헌
전자통신연구회 편, 『전자통신기초실험』, 도서출판 상학당, 2009, pp81-82. 1. 브리지 회로
2. 고찰
3. 참고문헌
|
|
메뉴펼치기
