|
양단에는 항상 일정한 제너 전압 VZ가 유지 된다는 점이다. Vz는 1.8 ~ 수백[V]이고, 전력소비는 500mW ~ 50W이다.
제너다이오드의 기호는 옆의 그림과 같다.
Pspice simulation
Pspice로 회로는 그려봤는데 시뮬레이션은 어떻게 하는지 모르겠습니다.
|
|
|
) 브릿지 정류기 회로
전파 정류 회로의 일종으로, 다이오드 4개를 브리지 모양으로 접속하여 정류하는 회로로 중간 탭이 있는 트랜스를 사용하지 않아도 되고 거의 2배의 높은 피크 출력전압을 내므로 많이 사용된다.
Pspice Simulation
1) 반파 정
|
|
|
는 최대전력전달 정리에 대해여 공부할 수있었다라는 걸 알수있었다.
나. 결과
임의의회로에서 발생된 전력을 이 회로에 연결된 부하회로에 최대로 전달하려면 부하저항 값 RL
이 테브난 등가회의 Rth의 값과 같아야 하므로
표<1>에서 소비
|
|
|
회로가 개방된 것처럼 전류가 흐르지 않는 특성을 확인했었다. 다이오드 특성을 이용해서 이번 실험에서는 정류회로를 만들어 교류를 직류로 바꾸어 보았다.
, 를 모두 닫은 후 오실로스코프로 와 파형을 확인하니 서로 반전된 , 파형이 출력
|
|
|
와 전류(I)의 값을 알 수 있을 때 저항(R) 값을 구할 수 있다.
R =
나. 저항의 직렬회로
직렬회로에서 전류는 오직 하나의 경로만을 갖는다. 따라서 각 소자에서의 전류는 같다. 회로의 총 전압은 각 저항의 크기에 따라 소자별로 분리된다. 각 저
|
|
|
DMM 내부 저항 때문이라고 생각한다.
6) a) 아래와 같이 회로를 구성했을 때 22㏁ 저항에 걸리는 전압은 3.357V였다. 따라서 DMM에 걸리는 전압은 5V-3.357V = 1.643V 였다. 이것을 가지고 비례식을 쓰면,
22㏁ : 3.357V = X : 1.643V
위의 비례식을 계산하면 10.7
|
|
|
회로를 설계 하였다.
먼저 Q1과 Q2는 Common emitter 로써 2개를 연결하였는데 많은 Gain을 만들어서 Output impedance 와 Input impedance를 만족시키기 위함이다. Q3는 Emitter Follower 로써 아웃풋 임피던스를 낮추기 위해서 설계하였다.
R9와 C4는 Gain에 영향을
|
|
|
다이오드 전압)일 것이다. 이론상은 0.7V가 나와야 하지만 얻을 수 없었다.
2. 전파정류회로
전파정류 회로에서의 입력 값은 함수발생기가 되지 않아서 전원트랜스를 사용했다.
그에 따라 입력 값은 17V 60Hz정현파가 인가 된 것이다.
옆의 그림은
|
|
|
실험. Timer LM555실험 : 비안정 바이브레이터
1.Orcad 결과
< RA = 4.7k , RB = 4.7k 일때 >
-회로-
-파형-
< RA = 4.7k , RB = 2.35k 일때 >
-회로-
-파형-
< RA = 4.7k , RB = 9.4k 일때 >
-회로-
-파형-
< Astable operation (비안정 발진 동작)>
-회로-
-파형-
2.
|
|
|
실험.NMOS 증폭기
1.Orcad 결과
<공통 - 소스 증폭기>
1) 입력 및 출력 전압 파형
-회로-
-파형-
2) 입력 저항 측정
-회로-
-파형-
3) 출력 저항 측정
-회로-
-파형-
<공통 - 게이트 증폭기>
1) 입력 및 출력 전압 파형
-회로-
-파형-
2) 입력 저항 측
|
|
메뉴펼치기
