|
실험.NMOS 증폭기
1.Orcad 결과
<공통 - 소스 증폭기>
1) 입력 및 출력 전압 파형
-회로-
-파형-
2) 입력 저항 측정
-회로-
-파형-
3) 출력 저항 측정
-회로-
-파형-
<공통 - 게이트 증폭기>
1) 입력 및 출력 전압 파형
-회로-
-파형-
2) 입력 저항 측
|
- 페이지 13페이지
- 가격 2,300원
- 등록일 2014.03.27
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
NMOS 혹은 PMOS의 상태가 on/off 된다는 특성이 있어 입력 전압을 변화시키며 출력 파형을 확인한 결과 input이 2V가 넘어가는 시점부터 출력 전압이 반전되어 나오는 것을 확인할 수 있었다.
6. 참고문헌
[1] 대학전자회로 실험, 1997년, 청문각, 이승
|
- 페이지 7페이지
- 가격 1,800원
- 등록일 2012.08.01
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
PEARSON PRENTICE HALL, 2010.
- 전자회로실험 교재, 아주대학교, 2011. < 1. 설계부품 >
< 2. 설계 준비 사항 >
< 3. 실험 과정 및 실험 결과(실제 실험 결과를 시뮬레이션과 비교분석) >
< 4. 실험 결과에 대한 토의 및 고찰 >
< 5. 참 고 문 헌 >
|
- 페이지 14페이지
- 가격 5,000원
- 등록일 2012.03.11
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
회로에서 출력 파형의 왜곡에 따른 포화 상태의 도달에 대해서 알 수 있는 실험이였다. 실험이 대체적으로 PSPICE 시뮬레이션 결과와 비슷하게 나와 실험을 순조롭게 진행할 수 있었다.
3. 결론 이미터 접지 증폭기에 대해 실험을 해보고 트랜지
|
- 페이지 8페이지
- 가격 2,000원
- 등록일 2015.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로가 증폭기로서 동작할 때 전압이득은 얼마인가?
(a) -10 (b) -1
(c) 1(d) 10
⇒ 회로가 증폭기로서 동작할 때는 Rf/Rs의 전압이득을 가지고 증폭기로서 동작하므로, -22㏀/2.2㏀=-10의 전압이득을 가지게 된다
3. 그림 31-1B의 회로가 적분기로서 동작
|
- 페이지 8페이지
- 가격 1,000원
- 등록일 2009.06.20
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|