|
컬렉터-이미터전압에 다 걸리는 것을 알 수 있다. 1. 실험목적
2. 배선(회로)도
3. 실험에 사용한 소요부품 및 장비
4. 데이터표
< 데이터-컬렉터귀환 바이어스 >
Data값에 대한 분석(결론)
Discussion
실험 12장에 대한 복습문제
|
|
|
전자회로 실험 P.60 그림 8-1 (바이폴라 트랜지스터에 대한 바이어스 형태)
3. 공식
베이스 바이어스
(1)
(2)
(3)
에미터 바이어스
(1)
만약, 이면,
(2)
(3)
(4)
전압분배 바이어스
(1)
(2)
(3)
(4)
컬렉터 귀환 바이어스
(1)
(2)
(3)
3. 실험
3-1 실험부
|
|
|
바이어스.
그림(c). 공급전압을 위쪽으로, 접지를 아래쪽으로 그린 그림.
그림 (c)
From 그림 (c),
RIN(base) βDCRE
베이스에서 바라본 전체저항 = R2∥βDCRE
∴ VB = VEE
또, VE = VB + VEB,
IE = ,
VC = RCIC
VEC = VE - VC
▒자료출처: 기초전자회로실험 (인터비젼
|
|
|
컬렉터 귀환 회로
두번째 회로의 컬렉터 귀환 바이어스 회로를 앞선 실험 9의 고정 바이어스와 비교한다면, 전자에서 베이스 저항은 고정 전압 V_CC에 연결된 것이 아니라 트랜지스터의 컬렉터 단자에 연결되어 있다. 그러므로 컬렉터 귀환
|
|
|
그로 인해 베이스-이미터 사이에 바이어스 전압이 생성된다. 이런 형태의 전류궤환 바이어스회로는 CR결합회로와 같이 가 큰 경우에 유용하다. 그리고 이러한 바이어스 회로를 사용하기 위해서는 바이어스 저항를 적당히 나누고, 그 사이에
|
|
 |
전자 공학과,
IDEC News Letter Octorber, vol.23, no. 5, p.16 ~ p.17 2003.
<6> 최 평 Pspice 기초와 활용 - 북두 출판사 2000 p.477 ~ p.479 VCO .
<7> 윤 정 배, “두 개의 DLL을 이용한 pulse shrinking delay line 제어회로”, 인하대 대학원 (2004) 석사 논문 , 국회도서
|
|
메뉴펼치기
