|
출력에서 입력쪽으로 들여다 본 합성저항 값
4. 측정방법
<실험 1.>
① [그림 7-3]과 같이 회로를 구성하시오.
② 각 지점에서의 전류를 구하여 <표7-1>에 기록하시오
③ 실험②)에서 각 지점에 흐르는 전류의 방향을 화살표로 표시하시오
|
|
|
=
이고 계산기를 이용하여 POLAR FORM으로 변경하면 이됩니다.
는 이므로 입니다.
: : :
실험순서②
그림 3-3의 회로를 결선하여라.
실험순서③
R값과 을 측정하여 그림 3-3 회로의 임피던스를 실험적으로 결정하여라.
그림 3-3의 과 같이 회로를
|
|
|
지 카운터가 되는 칩이다. 0부터 12까지, 13카운트를 하기 위해서 and게이트와 nand게이트를 이용하여 회로를 만들었다. 전압원과 접지를 달아서 클럭을 주게 되면 카운터가 되는 것을 검증하였다.
1번과 2번 실험에서의 회로는 JK플립플롭과 T플
|
|
|
얻은 최대 전류의 크기와 이론적으로 얻은 전류의 크기가 비슷함을 관찰할 수 있었다. 세 번째 실험은 인덕터 L만 연결했을 때이다. 인덕터 L만 연결한 회로에서 전압을 연결해 전류가 흐르도록 하면 인덕터에서 그것을 방해하는 유도 기전력
|
|
|
90.828mA와 매우 근사함을 확인 할 수 있습니다. 시뮬레이션 파형을 통해서 상전류와 선전류는 이전의 R, R-C를 연결한 평형 델타 부하 회로 실험에서와 같이 각각 120의 위상차이를 보이며, 상전류와 선전류의 파형은 서로간에 30의 위상차이를 나
|
|
|
값이 많아지는 것을 확인 할 수 있다. 필터링 되는 값이 증가, 감소하는 곡선은 자연함수의 형태를 따른다.
결론 및 고찰
이번 실험은 RC회로와 RL회로의 고역, 저역 필터회로를 구성하여 오실로스코프 그래프를 구하는 실험이었다. 이번 실험
|
|
|
실험 회로도에서의 출력 파형은 삼각파의 형태를 띄게 될 것이며, 위의 실험 결과에서 보듯이 출력파형은 시정수의 영향을 받아 약간의 모양의 일그러짐이 있지만 삼각파 형태의 출력전압을 얻을 수 있었다. 이것은 역시 오실로스코프로도
|
|
|
실험은 설계실습 계획서에서 예상했던 결과가 아주 잘 나왔다. 물론 회로를 설계하는 과정에서 많은 시행착오를 겪었지만 회로 결선의 문제였을 뿐, 특별히 다른 원인으로 인해 오동작하거나 어려움을 겪은 부분은 없었다.
2009
이번 실습을
|
|
|
=327(㎌)일 때 q=327x4=1308x10-6(C)=1.31(mC)
이다.
(3) 콘덴서 용량의 공칭 값과 실험 측정치 사이의 오차는 어떠한 요인에 의해 발생할 수 있는가?
회로의 충전실험에서 방전 실험으로 넘어가는 과정에서 파워 앰프의 전원을 꺼야 하는 과정을 무시했
|
|
|
0을 포함하는 항의 최소집합을 찾는다.
6. 찾은 식은 0일 때이므로 not을 하여 드모르간 법칙으로 Products of Sum의 형태로 바꾼다.
(4) NAND gate 로만 회로 구성하기
① A · B
② A + B
5.Simulation
실험1
실험2
실험3
실험4
실험5
F = AB + AD
6.Experimental Results
|
|
메뉴펼치기
