|
하여 70.7%점 (-3dB point)을 쉽게 알 수 있도록 해놓아라.
- 화면의 70.7%의 점을 눈으로 측정하여 표시하였습니다. 이곳에서 오차발생 가능성이 있습니다.
④ 디지털 회로시험기로 의 값을 주시하고 위 순서 ⑤, ⑥을 실험하면서 이 값이 유지되도
|
|
|
저항의 직렬연결과 병렬연결에서 와 를 키르호프법칙을 써서 구하시오.
- 직렬연결(2.0V)에서
- 병렬연결(4.0V)에서
IP = I1+I2+I3 = 39.0+3.3+4.0 = 46.3 (mA)
결론 및 검토
이번 실험은 직류회로에서 병렬연결과 직렬연결 이 두 가지 회로를 구성 한 후 각
|
|
|
회로의 실험 결과와 당신이 찾은 규칙을 이용한 계산 결과를 비교해보라. 당신이 계산한 최소값과 최대값을 고려해보고, 각 저항의 허용 오차를 고려하여 당신의 결과를 평가하라.
<데이터 표에서 등가저항 = Req → 1= 30Ω → 28.160981Ω, 2=30Ω
|
|
|
실험 5. 다이오드 정류회로 실험에서는 다이오드를 사용하여 반파 정류회로와 전파 정류회로를 설계하여 두 회로의 파형과 DC 전압의 효율의 실제값을 구하고 또 이론치와 비교해 보았다. 우리조의 실험에서는 대략적으로 이론치와 실제 측정
|
|
|
서 전압의 파형을 보면 출력파형(노란색)이 입력파형(파란색)보다
{tan }^{-1 }w tau
만큼 늦으므로 , tan-1 400 = 89.95 약
{pi } over {2}
( 90 )만큼 뒤진 것을 알 수 있다.
5. 고 찰
이번 실험은 오실로스코프와 함수발생기를 사용하여 RC회로의 과도응답
|
|
|
회로
⑨ 적당한 저항 팩과 콘덴서 팩을 명판의 위치에 부착하고, 코일의 위치에 연결선으로 단락시켜 둔다.
⑩ 실험 방법은 위의 R-L회로 실험과 같은 절차를 거친다.
▶ R-L-C 회로
⑪ 적당한 저항 팩, 코일 팩, 콘덴서 팩을 명판의 위치에 부착,
|
|
|
회로이다. 부하저항 500Ω은 1kΩ 2개를 병렬연결 하여 5.6kΩ과 병렬연결 하였다. 위에 보이는 사진 중 아래 2개의 회로는 커패시터 C1을 단락시켰으며, 다이오드 D1을 제거한 실험이다. 앞선 전파 전압 체배회로 실험과 마찬가지로 슬라이닥스를
|
|
|
실험 4.2의 측정 결과와 설계값을 비교, 분석하라. 오차가 있다면 몇 % 인가? 그 이유는 무엇이라 생각하는가? 부하(3.3 ㏀)를 연결하면 전압이 달라지는 이유를 서술하고 실험계획 3.1에서 설계한 회로가 현실적으로 많이 사용될 수 있는가에 대
|
|
|
실험을
통하여 확인할 수 있을 것 이다.
실험도구
OP-amp, 회로판, 전선, 파워 서플라이 (입력전압 2개짜리)
실험방법
① 회로판에 OP-AMP 회로를 구성한다.
여기서 이번 실험은 반전증폭기회로와 비반전증폭기회로를 구성한 다.
② 파워서플라이
|
|
|
실험은 직류 전원에 의해 축전기에 전하가 충전되고 방전되는 양상을 알아보는 실험이었다. 일단 회로판에 축전기와 저항기 전압계를 잘 연결하여 일정한 시간마다 충전, 방전량을 알아보는 것이 주요 포인트로 회로판만 잘 꾸미면 어렵지
|
|
메뉴펼치기
