|
⑤ PSW(Program Status Word)
⑥ Program Counter(PC)
⑦ 그 외의 CPU 레지스터
메모리 구조
프로그램 메모리
데이터 메모리
8051동작을 위한 회로연결
8051의 인터페이스
발진회로
리셋회로
외부 메모리 인터페이스
C언어의 기본적인 사항들
|
|
|
회로에서 차지하는 공간이 적어서 집적도를 아주 높게 할 수 있다.
-단점
① 접합 트랜지스터에 비해서 동작속도가 느리다
② 고주파 특성이 나쁘다
3. MOSFET 전압-전류 특성 P-spice 시뮬레이션 수행 결과
회로도 )
Vgd 값 0.5에서 0.5v씩 증가, 5v까
|
|
|
큰 접압이득을 가지며, 결국 전체 회로에서 요구되는 이득에 비해 좋은 입력 임피던스를 가진다.
4. 참고 자료
Electronic Devices And Circuit Theory - Robert L. Boylestad
전자회로 - Lalond, David E 1. 실험 제목
2. 실험 목적
3. 실험 이론
4. 참고 자료
|
|
|
실험을 통해서 다시 한 번 실험에서 예비리포트의 중요성을 확인할 수 있었습니다. 그리고 왜 실험하기 전 실험에서 사용하는 칩의 data sheet를 확인하는 일이 중요한지도 깨달게 되었습니다.
항상 느끼는 점이지만 정말 전자회로 실험을 통해
|
|
|
충분히 높지 않으면 채산상(採算上)의 문제가 있고, 교류고전압을 정류하여 직류로 송전하고 그것을 받는 쪽에서 다시 교류로 바꾸는 기술에 많은 문제가 있다. 1. 실험 목적
2. 실험
3. 오차의 원인
4. 결과 및 토의
5. 참고
|
|
|
|
|
|
|
|
|
|
|
|
3소자형 발진회로 X1, X2는 동일하고 B-C사이인 X3는 다른 리액턴스
① 하틀리 : X1, X2 유도성
(X1>0, X2>0)
X3 용량성 (X3<0)
② 콜피츠 : X1, X2 용량성
(X1<0, X2<0)
X3 유도성 (X3>0)
<귀환요소>
B와 E가 동위상이 되어 귀환요소가 됨.(X1)
|
|
|
실험은 다양한 전압과 JFET에 흐르는 전류 사이의 관계를 확립할 것이다. 이 관계의 성질은 JFET의 적용 범위를 결정한다. 1. 실험 목적
2. 실험 장비
3. 이론 개요
4. 실험 순서
(1) 포화전류 Idss와 핀치오프 전압 측정
(2) 출력 특성
(3)
|
|
메뉴펼치기
