|
제10장 분석 및 설계문제 --< 힌트 >--
10.1
10.2
10.3
10.4
10.5
10.6
10.7
10.8
10.9
10.10
10.11
10.12
10.13
10.14
10.15
10.16
10.17 1. 데이터 통신
2. 직렬 I/O
3. EIA RS-232 직렬 인터페이스 표준
4. PC16550D UART
5. 모뎀
6. 에러 검출 및 정정
|
|
|
B 레지스터, 상태 레지스터 PSW, 스택 포인터 SP, DPTR 레지스터 등과 같은 시스템 레지스터 인터럽트에 관한 IE 및 IP, IPH 레지스터, 병렬 입출력 포트, 타이머, 직렬 포트 등의 I/O 제어 레지스터
1 누산기 A(Accumulator)
- 모든 산술연산 및 논리연산의
|
|
|
I/O에 대해 세부적으로 배웠고, 직렬 장치와 병렬 장치에 대해서도 확실히 알게 되었습니다. 수업을 듣기 전까지 제가 알고 있었던 내용보다 조금 더 자세히 알게 되었고, 많은 종류가 있다는 것을 확인하였습니다. 강현구 교수님의 수업은 하
|
|
|
I/O 라인
- 동작 전원
→ ATmega128L : 2.7V ~ 5.5V
→ ATmega128 : 4.5V ~ 5.5V
- 동작 속도
→ ATmega128L : 0 ~ 8MHz
→ ATmega128 : 0 ~ 16MHz
● ATmega128 외부구조
- VCC(21,52) : 마이크로프로세서가 동작하도록 전원 공급
- GND(22,53,63) : 신호의 접지 핀으로 사용
- XTAL1, XTAL2(
|
|
|
중재 방식
7.2.2 직렬 중재 방식
7.2.3 폴링 방식
7.3 IO 장치의 접속
7.3.1 IO 제어
7.3.2 IO 주소 지정
7.4 인터럽트를 이용한 IO
7.4.1 다중인터럽트 선들을 사용하는 방식
7.4.2 데이지 체인 방식
7.4.3 소프트 웨어 풀링 방식
7.5 DMA를 이용한 IO
|
|
 |
I/O 구조에서 유용하게 쓰일 수 있기를 기대해 본다.
- 참 고 문 헌 -
<1> 이 석 호, 광대역 아날로그 Dual - Loop Delay Locked Loop, 동국대학교 대학원 전 자공학과 석사 논문 , 국회도서관 DLL 석사논문 자료실. 2005.
<2> RF Design House, PLL / VCO 부
|
|
메뉴펼치기
